请教大家，cylone4的芯片最高可以倍频到多少频率？
2014-5-7 12:42
- FPGA论坛
- 11
- 12104
我是使用DDR2接口，顶部和底部的DDR2接口最高速度是200M，最高输出200M时钟
C6等级貌似是200M吧
求助：Cyclone III 关于I2C的VHDL代码
2014-4-28 19:27
- FPGA论坛
- 1
- 1484
opencores开源IP
FPGA和高速ADC采样问题求助
2014-3-24 11:37
- FPGA论坛
- 21
- 6745
TI的ADC08200，FPGA内部全硬件逻辑构件高速数据通道，外接采用DDR2/3缓存
DM9000CEP-参考设计
2013-10-21 16:57
- 电路赏析
- 18
- 4084
多谢多谢！！！
OPA656电压跟随器异常，急！！
2014-3-28 12:24
- 模拟技术论坛
- 25
- 4820
这两个电容都很靠近IC管脚，在同一平面
输入增加接地电阻50欧，输入电压仍然偏高，难道因为PCB占位不合理？感觉几十M频率应该不算高，不会影响这 ...
测过，没有问题
我这个还要求较好的下限频率，应该不能加隔直电容吧
加了50欧接地电阻，增益变为1了，但输入电压还是大于1V，不正常，运放还是处于自激 ...
信号源是专门的波形发生器，输出内阻50欧
改变输出串接的电阻大小对输出电压没有影响
...
信号源通过BNC接口进入PCB，直接连接OPA656正输入端，无接地电阻，负输入端直接和输出相连
当正弦频率大于 ...
mentor 7.9.5EE如何生成网表
2015-2-22 00:34
- EDA 技术
- 7
- 3966
ALTERA双口RAM如何清零？
2014-4-17 16:47
- FPGA论坛
- 4
- 2845
2
3
近期访客