Image
Image

lwq030736

+ 关注

粉丝 2     |     主题 9     |     回帖 651

亚稳态分析
2016-5-24 10:00
  • EDA 技术
  • 78
  • 111559
  这是篇好**!  
fpga 程序执行结果
2011-10-29 13:49
  • EDA 技术
  • 5
  • 2731
  打开RTL视图,一目了然  
有没有做过fpga+usb phy的同学?
2018-11-20 17:23
  • USB技术专区
  • 23
  • 20006
  直接用68013吧速度快简单易用  
AD转换为0的问题
2011-10-13 17:40
  • 中颖MCU
  • 12
  • 3590
  超量程了吧  
求助:怎么比较两段程序运行时花费时间的大小呢?
2011-10-12 21:00
  • FPGA论坛
  • 2
  • 1993
  看静态时序分析  
FPGA最小系统设计求助
2011-10-11 20:05
  • FPGA论坛
  • 4
  • 2773
  自己玩玩不出什么花样的,还是找个公司玩吧  
FPGA的分坛子
2011-11-3 12:20
  • FPGA论坛
  • 7
  • 2663
  用的人少,而且牛X的都不来这瞎晃  
[周年庆]我所知道的赛灵思对中国通信业的帮助
2011-10-16 22:04
  • FPGA论坛
  • 13
  • 3362
  我想知道包含两个ARM核的15美金的FPGA是哪个型号。。。。  
NIOS IO口边沿中断的问题
2011-11-2 16:33
  • FPGA论坛
  • 3
  • 2580
  确定SOPC里的都配置对了吗  
结果跳动很大
2011-10-17 22:13
  • 中颖MCU
  • 25
  • 4962
  用示波器观察AD输入端看看跳动是否存在  
FPGA/CPLD双雄又有新产品交手了!好看!
2011-11-4 21:54
  • FPGA论坛
  • 2
  • 2283
  cyclone V?  
富士康来啦!!!
2011-10-28 09:11
  • 电子技术交流论坛
  • 49
  • 7298
  说是3个月试用,3个月考核1期,3个月考核2期................... 真是无敌啊  
请教FPGA问题
2011-10-29 08:44
  • FPGA论坛
  • 4
  • 2244
  CYCLONE V有ARM的cortex-A9硬核  
请教modelsim和时序约束的两个小问题。
2011-10-25 17:40
  • FPGA论坛
  • 5
  • 3286
  第一个是输入信号可能跟你在仿真时提供的理想信号并不一样 第二如果你modelsim进行的仅仅是功能仿真的话, ...  
  你的理解何止错了简直就是错了 你设置那个条件是为了什么? 不就是为了让综合布线后满足你的条件要求吗? ...  
TSMC宣布的28nm进入量产阶段
2011-10-25 17:56
  • FPGA论坛
  • 10
  • 3665
  CYCLONE V 马上可以用了?  
被约谈了
2012-6-9 16:37
  • 职场生活
  • 30
  • 6192
  恭喜恭喜~来沾点喜气:lol  
offer 比较:
2011-11-2 19:29
  • 职场生活
  • 3
  • 2798
  做DSP吧  
救命:FPGA输出周期信号,频率稍高,峰峰值就变小
2011-11-6 14:02
  • 电子技术交流论坛
  • 17
  • 3781
  应该是示波器的问题  
2
3
近期访客