为什么“异步复位同步释放”的时候要用2级寄存器？
2013-12-17 09:36
- FPGA论坛
- 12
- 3304
回头看到自己发的帖子，发现还是有点问题没有解释清楚。
首先，这里亚稳态的产生是由于reset端在clk上升沿 ...
懂了，谢谢
谢谢，看了你的解释又再上网找了一下。终于弄懂了。
在同步系统中，如果触发器的 setup time / hold time ...
最近在看代码的时候遇到异步复位同步释放的问题，代码里实现的方法如下：
异步复位是没有疑问的，但是为什 ...
vga只能输出8色的图片吗？如何用vga输出256色的图片？
2013-2-21 15:32
- FPGA论坛
- 2
- 1711
大家都过完年了么，有空帮小弟看一下sd卡读取的问题
2013-2-16 09:09
- FPGA论坛
- 8
- 1932
在做sdram串口实验的时候一直得不到读响应，求助
2013-2-9 11:29
- FPGA论坛
- 11
- 2011
pll输出能否通过设置全局时钟约束接到普通io口上？
2013-1-29 22:05
- FPGA论坛
- 17
- 9288
2
3
近期访客