Image
Image

shuiyangyang

+ 关注

粉丝 0     |     主题 2     |     回帖 36

承接电子设计开发项目
2014-3-30 09:39
  • 创业|外包|承接
  • 16
  • 6801
   
  ding  
   
  发布项目的人好少啊!  
  顶一下  
  联系电话:13566020125  
  我人在宁波,不过我想这不应该成为影响我们合作的因素吧。异地合作我已经成功做了几个了。 联系电话:13566 ...  
请教一个代码的综合
2009-10-29 16:08
  • EDA 技术
  • 7
  • 2417
  既然你已经能估算asic门数了,应该代码已经写完了吧。如此只需要用fpga的eda工具进行综合就可以知道具体选 ...  
Verilog 请进!
2009-11-30 13:26
  • EDA 技术
  • 6
  • 2568
  同意楼上,把module划分好,一样可以调用的。语言不是问题,2种语言各有优劣。 ...  
USB2.0延长100米已完成
2010-2-5 18:42
  • 供需广告
  • 13
  • 3653
  自己顶  
  dd  
  市场不大,可以USB摄像头监;配合USB显示器,多画面演示;配合视频延长线,提供远程控制。 ...  
  是的  
  需要的可以联系我啊 QQ:34280605  
求FPGA直接读写硬盘解决方案,项目需要!!!
2012-10-25 08:49
  • 创业|外包|承接
  • 15
  • 5755
  我做过fpga读SD卡。可以详细聊聊么  
altrea I/O配置
2010-4-2 00:26
  • FPGA论坛
  • 2
  • 3016
  不需要特别设置。  
arm
2010-4-27 22:34
  • 创业|外包|承接
  • 2
  • 2493
  热烈支持  
modelsim 仿真错误
2011-5-19 23:17
  • FPGA论坛
  • 2
  • 3539
  这是时序仿真是反标不成功造成的。早几年前这样这样做过,不记得了,你试试看 在网标文件里,找到标注点, ...  
fpga 如何加密
2013-2-18 08:38
  • FPGA论坛
  • 13
  • 4087
  据我所知,不能加密。除非你选支持加密的FPGA。  
verilog乘法、除法器
2011-5-19 23:12
  • FPGA论坛
  • 2
  • 3114
  固定整数的乘法转换成加法进行。除法的话,可以直接使用除号让综合器生成。时序不满足,在手动例化除法IP ...  
2
3
近期访客