stm32 能否隔着CPLD读取SRAM?
2014-9-1 13:05
- EDA 技术
- 3
- 1418
隔着CPLD有一个时序偏移。CPLD需要把这个时序调整过来才行。
timequest 中set input delay ,set output delay,怎么设置
2014-9-17 13:41
- FPGA论坛
- 0
- 1732
正在学习STA，请问下DSP的外部总线链接到FPGA，
timequest 中set input delay ,set output delay,怎么设置 ...
timequest中，input delay,set output delay 怎么设置
2014-9-17 13:46
- EDA 技术
- 0
- 1565
关于memory数据类型的时序收敛
2014-9-24 22:02
- FPGA论坛
- 2
- 1247
关于memory的时序收敛
2014-10-22 19:52
- EDA 技术
- 4
- 1547
FPGA链接DSP外部总线的问题
2014-10-7 11:34
- EDA 技术
- 1
- 1400
FPGA链接DSP外部总线。采样方式哪种好
2014-12-18 14:49
- FPGA论坛
- 8
- 1656
基于TI公司DSP 2812的同步电机矢量控制程序
2024-5-4 17:57
- 德州仪器MCU
- 467
- 85597
关于LCD屏的驱动方式的优缺点
2015-11-24 09:29
- FPGA论坛
- 0
- 670
关于CPLD驱动LCD和专用芯片驱动LCD屏，这两种方式的优缺点
2015-11-24 09:31
- 嵌入式操作系统论坛
- 0
- 865
国内首家FPGA厂家京微雅阁
2016-8-14 16:38
- FPGA论坛
- 12
- 2194
【锆石科技】关于 Verilog HDL 语言的一些关键问题解惑
2024-2-6 19:21
- FPGA论坛
- 530
- 66077
Simulink入门教程
2025-6-13 17:12
- 平台与系统开发
- 266
- 21084
现代永磁同步电机控制原理及MATLAB仿真书本的仿真模型
2024-3-9 20:08
- 平台与系统开发
- 143
- 33326
DSP书籍，包括DSP C2000程序员高手进阶、TMS320F2812原理与开发等
2025-9-22 14:15
- DSP 技术
- 273
- 108936
FPGA 黑金开发平台AX301资料
2025-9-19 16:27
- FPGA论坛
- 151
- 51470
2
3
近期访客