干活干郁闷了，晒PCB
2014-6-30 17:24
- PCB技术
- 249
- 56830
38# inhumane
现在做的工作是跟PCB设计没有太大关系的。 做ASIC设计。
35# huishowhui
实际上，板子跑的很好，至少有5个基于该核心模块布线的板子都在大规模的量产。
DDR并不 ...
这些图都是用Altium Designer画出来的。由于他们之前都使用protel，积累了比较多的protel的资源，所以延续 ...
关于4层板top，buttom层覆铜的问题，众说纷纭，我是倾向于不覆铜的。但我也没办法从理论上解释清楚，没有定 ...
晒晒新画的PCB板子，刚刚完工
2011-4-28 17:41
- FPGA论坛
- 30
- 6895
主芯片是FPGA的话，调整一下IO口的线序，会得到更好的效果。
学VHDL还是学verilog？
2011-2-18 13:08
- FPGA论坛
- 34
- 8048
语言并不是最重要的,关键在于对硬件可编程语言和逻辑电路之间关系的理解。
要清楚自己写出来的代码是否能被 ...
请大家推荐工控机的主板啊
2011-2-11 11:54
- 工控、机电一体化
- 29
- 5003
威盛有一个系列的工控板，本身支持1080P硬解，但性能可能不是特别强，不过还有单独的显卡模块直接加上去。 ...
Altium Designer 中 DDRII SDRAM 的等长布线
2018-5-17 17:23
- PCB技术
- 71
- 22288
18# yfei_tech
这里只是给出示例而已，所以采用了altium designer默认的模式。具体调整走线长度的时候， ...
在同一楼发多个图片真是够郁闷的，为了方便，分开发了。
七,DRC 规则设定
针对前面定义的DRAM_ADD class，做DRC参数设定，主要是布线长度。
到此等长布线即宣告完成 ...
六：最后结果
每个From To的长度都约等于1944mil，实现了等长布线。(略微存在的差异是由于取整实际的走线长 ...
五，DRAM_A1 ~ A3 的net长度调整
DRAM_A1的两个From To的长度分别是1840mil和1689mil，net长度为2255mil。 ...
四，使用网络等长调节命令，在DRAM_A0的U8-M8 到U23-N12的From To（两个From To的较短者）上，调整DRAM_A0 ...
三，找出最长的走线，作为等长布线的基准线。
首先列出DRAM_A0 ~ A3各net的长度和所有From To的长度。找到 ...
一，添加From To类DRAM_ADD
在From To Classes中，添加一个新的名字为DRAM_ADD的类，然后将DRAM_A0 ~ A3所 ...
一，在From-To Editor中定义DRAM_A0 ~ A3的From To。
在From-To Editor中，选择DRAM_A0，则可以看到DRAM_A0 ...
下面以一个项目中DRAM_A0 ~ A3四根信号线的等长设计为例，介绍在Altium Designer中实现DDRII SDRAM的等长布 ...
如图所示，以ARM，DSP等SOC为核心的电子系统中，经常存在两片或者以上的DDR/DDRII SDRAM。考虑到DDR/DDRII ...
AltiumDesigner9中的DRC太不给力啊！
2014-8-14 12:50
- PCB技术
- 8
- 9366
PCB覆完铜后..多出一小部分（不是死铜）不知道怎么删除
2011-2-11 14:15
- PCB技术
- 3
- 7103
2
3
近期访客