FPGA配置完成后引脚状态问题
2007-10-17 19:05
- 电子技术交流论坛
- 5
- 2715
......
......
我在使用xilinx XC3S100E时将FPGA的OUTPUT引脚设为PULLUP，但是配置成功后这些引脚确都是低电平，有人 ...
请问：有关信号同时做时钟和数据的问题
2007-10-15 19:07
- EDA 技术
- 2
- 2378
如何使触发电路恢复？
2007-10-16 18:13
- EDA 技术
- 2
- 2194
关于FIFO
2007-10-15 19:12
- EDA 技术
- 1
- 2292
请大家帮我认认IC芯片
2007-11-9 23:52
- EDA 技术
- 7
- 3279
怎么在symbol级修改如非门的w、l、m参数
2007-10-24 05:59
- EDA 技术
- 13
- 4804
请问在3.3VMOS管的栅上接5V的输入电压会不会击穿管子？
2007-10-20 15:17
- EDA 技术
- 4
- 3136
请问各位IC界人士，做方案和做IC区别大吗
2007-12-3 16:59
- IC产业论坛
- 11
- 2717
在设备管理器里看没有任何不正常．但是却不能用
2007-10-19 17:44
- USB技术专区
- 36
- 8444
2
3
近期访客