SRL-type的资源可以power-on initialization吗？
2011-8-8 20:55
- FPGA论坛
- 24
- 4579
19# dolido
要不怎么叫猴哥呀
FPGA resource
2011-8-4 09:44
- FPGA论坛
- 2
- 2696
1# fredfong
good
弱弱的问题 CORE GENERATOR可否生成宽度和深度由用户调整的DPRAM
2011-8-5 08:54
- FPGA论坛
- 19
- 4017
13# GoldSunMonkey
明白了
比如对于SPARTAN-6 18Kb的block RAM，就算是俺定义的这个dpram_w_r大小为128 ...
11# GoldSunMonkey
不理解“如果该块RAM被占用了，不可能被别人占用。”
行为描述，然后关键是：
attribute syn_ramstyle : string;
attribute syn_ramstyle of ram : signal ...
在XILINX的一个参考设计中看到了，像这样：
entity dpram_w_r is
generic (
ADDR_WIDTH : int ...
5# AutoESL
请给个例子
???
今天遇到了一个超级奇怪的问题 关于ISE 13.2的 请教各位大侠
2012-12-29 21:45
- FPGA论坛
- 43
- 9086
小白鼠。。。
4# GoldSunMonkey
猴哥都无法说明 那看来是有点儿麻烦也
猴哥可否发一个ISE13.2的license给俺？？？ ...
ASIC的处境
2011-7-29 14:29
- FPGA论坛
- 11
- 3113
6# GoldSunMonkey
同意
如何知道谁能给好好解释下非阻塞赋值和阻塞赋值呢？
2011-8-29 17:39
- FPGA论坛
- 28
- 5849
2# GoldSunMonkey
有点儿像VHDL的信号和变量之间的区别呀 嘻嘻
Monkey版请进
2011-8-9 18:38
- FPGA论坛
- 22
- 4254
18# lelee007
看来要干大事了 ;P
XC6SLX150T —3FGG484C
2011-9-19 09:02
- FPGA论坛
- 18
- 4196
8# lelee007
XC5VLX50T的SLICES虽然比XC6SLX150T少，但是用V5做设计，时序很容易收敛，不像SP6。
V5做 ...
5# zhongxon
架构完全不同 个人还是最爱V5
请教ISE综合时序不满足时的报告解读
2011-8-3 10:12
- FPGA论坛
- 6
- 7839
顶起
又郁闷了 今天又遇到一个超级奇怪的问题 关于block RAM的
2011-8-4 22:32
- FPGA论坛
- 4
- 2998
2# AutoESL
多谢提醒 俺还忘记看了 今天有点儿忙 有时间看一下
ISE下面所有文件的作用说明
2011-8-3 08:46
- FPGA论坛
- 2
- 2166
GOOD
大家在工作中都用哪个系列的芯片?
2011-8-11 10:16
- FPGA论坛
- 8
- 2498
6# sleepybear
最近没有上“数字广电”论坛 好久没有看到you了
V5, S6
2
3
近期访客