不怕被拍砖的问一下，FPGA高手请进！
2007-11-23 17:10
- EDA 技术
- 7
- 2589
我也觉的是组合逻辑
请各位DX帮看看这个Verilog简单程序有问题吗。
2007-11-22 16:34
- EDA 技术
- 16
- 4471
你的assign 有没有用对地方哦乱来的吧。你对reg 也用assign?
新手，问verilog-HDL的一个编写问题
2007-5-19 14:13
- EDA 技术
- 7
- 2626
always@(clk==1)这句话对吗?
是不是用**版的就有很多不能用啊？
2007-5-19 12:50
- EDA 技术
- 16
- 3597
可综合呀 这你也不懂 !!!!VHDL很麻烦的
新手对SoC的一点疑问
2007-5-30 16:55
- EDA 技术
- 5
- 2503
不懂
请教FPGA双向口的仿真问题
2007-4-20 18:06
- EDA 技术
- 1
- 2017
v
2
3
近期访客