这样的时钟怎么产生？
2013-8-8 21:03
- 电子技术交流论坛
- 3
- 1447
高手来指点指点吧
图上只是示例，是应用时需要clk_in和LVDS_in之间时钟偏移不超过1ns
这个电路的运放和MOS管是 怎样工作的？
2017-11-27 16:31
- 电子技术交流论坛
- 20
- 8354
开环状态如何工作？
运放的输出=k（V+ - V-），增益系数非常大，所以此时运放的输出电压将会非常大，会导致MOSFET开启。另外 ...
"只要运放工作于线性区，Vout总是与运放同相输入端电位相等"
为什么呢？
MOS管是怎么导通的？ ...
怎样产生这两路时钟信号？
2013-9-5 18:25
- 电子技术交流论坛
- 9
- 1966
我电路板上有一片xilinx xc4vsx55 FPGA。
“用50MHz晶振加74系列IC分频器就可以了”如何保证1ns的时序关 ...
2
3
近期访客