FPGA速度问题
2014-4-13 00:16
- FPGA论坛
- 1
- 1068
想使用spartan6实现7:1数据解串和串行化输出，输入数据为LVDS电平。请问FPGA可以接受的最大输入串行数据的 ...
JPEG
2014-1-6 18:37
- FPGA论坛
- 0
- 1028
TMS320VC5409A的时序问题，谢谢了
2013-9-30 09:02
- FPGA论坛
- 5
- 1274
QUARTUS II 13.0 有license噢
2015-12-8 20:36
- FPGA论坛
- 16
- 5393
QuartusII 12.0 发布 , 含和谐文件
2020-9-2 14:40
- FPGA论坛
- 609
- 56178
XILINX 的 ISE ，怎么在原理图里将输入和输出直接连接起来？
2013-9-25 18:53
- FPGA论坛
- 4
- 4525
vivado的综合与实现策略怎样设置？
2013-9-17 21:30
- FPGA论坛
- 2
- 1817
官方开发板问题
2013-9-11 08:42
- FPGA论坛
- 1
- 1189
放一些我 iCore2 ARM / FPGA 双核心板的资料,独家资料 高清大图
2024-2-22 08:16
- FPGA论坛
- 398
- 54994
xilinx官方例程问题
2015-4-26 16:52
- FPGA论坛
- 1
- 2590
哪位大哥给个synplify pro 9.6.2
2013-1-17 21:54
- FPGA论坛
- 13
- 2466
xilinx FPGA加载程序是IO口是什么电平 能设置吗？
2015-3-27 19:41
- FPGA论坛
- 32
- 8697
chipscope 抓的信号相互乱串怎么回事
2013-3-14 20:05
- FPGA论坛
- 15
- 2878
FPGA设计的基本原则、技巧与时序电路设计
2012-12-27 08:23
- FPGA论坛
- 12
- 1924
2
3
近期访客