用altium designer 怎么画等长线
2013-2-21 23:01
- EDA 技术
- 17
- 9967
这绝对是秘密。
万一有个二奶啥的
经典FPGA_开发板原理图 分享
2013-3-10 19:33
- FPGA论坛
- 36
- 4748
谢谢分享！
射频仿真软件ADS2011.10下载及**
2019-8-29 20:19
- EDA 技术
- 89
- 48063
精品才能有出路啊
cadence16.6 整一个玩玩？？--进来下载呗~！前10每人5分~！
2013-7-17 17:17
- EDA 技术
- 45
- 7643
加分来啦
2012年-Cadence16.6 研讨会视频共享——Allegro16.6
2014-7-23 15:02
- EDA 技术
- 74
- 9961
我看不明白啊
请教几个IP核的问题
2013-1-23 15:03
- FPGA论坛
- 42
- 6428
不能太严肃啊
ml605 Tri-Mode Ethernet MAC Wrapper
2013-1-20 22:01
- FPGA论坛
- 9
- 4208
常来啊
FPGA片上集成缓存在采集系统中的应用
2013-1-24 23:14
- FPGA论坛
- 11
- 1838
感谢分享啊
pll输出能否通过设置全局时钟约束接到普通io口上？
2013-1-29 22:05
- FPGA论坛
- 17
- 10110
谢谢猴哥支持啊
IMPACT下载时出错
2013-1-30 00:55
- FPGA论坛
- 5
- 2228
听猴哥的
求助：pcie核问题，综合时报错
2013-10-23 15:14
- FPGA论坛
- 5
- 2224
这样是不行的啊
【活动贴】绝大多数PCB厂商所不知道的【惊天秘密】
2013-2-21 23:00
- EDA 技术
- 14
- 2545
原来啊
【活动贴】RF电路设计中遇到的问题及其解决
2013-9-3 11:15
- EDA 技术
- 12
- 2805
弄10个啊？
【活动贴】如何去掉protel原理图的背景色并导入word中
2013-2-25 20:02
- EDA 技术
- 10
- 1680
必须多才行啊
2013年1月版主奖励发放
2013-3-14 04:24
- 21ic投诉|建议|站务
- 37
- 5434
恭喜所有版主，谢谢你们
约束、时序分析的概念
2013-3-14 20:01
- FPGA论坛
- 5
- 2514
不错啊
FPGA设计中关键问题的研究
2013-6-6 20:29
- FPGA论坛
- 6
- 3529
３ FPGA设计应注意的其它问题
(１)所有的状态机输入，包括复位、置位信号，都要用同步信号。所有的状态机 ...
问个关键路经的问题
2013-3-10 00:19
- FPGA论坛
- 8
- 2024
原来
关于ise接受sdk数据的时间问题
2013-3-7 14:58
- FPGA论坛
- 6
- 2027
哦，原来如此
如何在Modelsim仿真中显示状态机名称
2014-10-9 19:31
- FPGA论坛
- 8
- 3239
不错的**啊
2
3
近期访客