《FPGA设计技巧与案例开发详解-第二版》全套资料包
2023-5-3 17:19
- FPGA论坛
- 691
- 94303
回复可见？？
RC522读写RFID模块资料分享（5个厂家资料含PCB）
2020-2-5 11:27
- 电路赏析
- 189
- 40470
先顶一个再说 :lol
FPGA+DP83640
2014-5-11 17:18
- FPGA论坛
- 5
- 2086
我们也在用，有大神给指点一下吧
为什么“异步复位同步释放”的时候要用2级寄存器？
2013-12-17 09:36
- FPGA论坛
- 12
- 3304
如果在同步复位中用这个还有什么优势嘛？也只是能更好的避免亚稳态？
技巧分享：Xilinx FPGA全局时钟和第二全局时钟资源的使用方法
2013-9-25 11:50
- FPGA论坛
- 4
- 1419
猴哥 原语的使用语法 在那能找到 帮助里有嘛？
【领奖】抢楼送500本Kinetis微控制器学习书获奖名单全部出炉
2015-10-16 15:05
- 恩智浦MCU论坛
- 1439
- 75063
貌似100本被抢光了~~
貌似100本被抢光了~~
还有机会，太好了，我也抢下试试，谢谢freescale
还有吗
新手关于分频
2013-8-27 13:23
- FPGA论坛
- 8
- 1566
头像 :victory:
模块调用
2013-9-3 11:34
- FPGA论坛
- 13
- 1428
// Generate center sample at points 1/4 and 3/4 through the data cell
assign sample = (!clkdiv[3 ...
高手，曼彻斯特码还记得嘛 能不能给点指点啊
顺便再问个问题 功能仿真是对的 烧到片子之后出来的结果不对（时序要求很底，几乎没有） 这中间还有什 ...
猴哥怎么结不了贴啊 都是分配不对
在顶层模块中定义一下就行 加一句wire data_out就OK了
谢谢 搞定了
顶层没定义 位宽是16位的
生成原理图之后，鼠标放在data_out上之后出现这样的情况，信号signal上怎么都是NO
...
顶层在调用子模块的时候 有信号的数据没有传到顶层是什么问题呀？
data_out 从U4输出到U2上，U2没有收到 ...
写法不同综合出的结果有什么差异
2014-3-6 18:48
- FPGA论坛
- 2
- 1453
2
3
近期访客