ZYNQ 702评估板引脚安排失败
2013-3-12 21:54
- FPGA论坛
- 7
- 4249
14.1
不行...
最近在研究一块新的 ZYNQ 702评估板，用到了他的差分时钟，不过能够准确的P&R,但产生bit文件就报错，
错误 ...
如何前期分配IO－xilinx-Planahead
2015-7-7 15:23
- FPGA论坛
- 8
- 3125
比电子工程专辑还专业的赛灵思中国通讯
2012-12-7 17:44
- FPGA论坛
- 10
- 2833
关于时钟使能的疑问
2012-12-24 11:32
- FPGA论坛
- 9
- 2235
fft ip核使用问题
2013-1-7 21:02
- FPGA论坛
- 9
- 4186
推荐一个高速FPGA
2013-1-24 08:57
- FPGA论坛
- 9
- 2275
致“赛灵思FPGA世界论坛”网友信
2013-2-27 18:47
- FPGA论坛
- 22
- 4239
高扇出信号 时序如何优化？
2013-6-9 09:36
- FPGA论坛
- 5
- 2324
2
3
近期访客