TMS320DM642中文手册
2022-7-26 09:37
- DSP 技术
- 137
- 27223
？
STM32实现SPI通信问题求解
2012-12-4 12:49
- FPGA论坛
- 5
- 3660
做个握手协议啊
ddr2求助
2012-11-7 08:42
- FPGA论坛
- 8
- 3027
谢谢qingniao929老兄，一把就通过了！也谢谢大家，我是初次玩DDR，硬件是自己设计的（要改UCF），现在正调 ...
我直接将MIG生成的EXAMPLE/RTL中的文件和PAR中UCF加入工程，没有加其他任何文件了，按照老兄的说法，是不是 ...
有没有用FPGA做过FM/FSK解调的？
2012-12-25 16:11
- FPGA论坛
- 5
- 2527
FM可以由I\Q直接CORDIC推出相位,再微分得到频率,实现FM,FSK在FM基础上判断下频率范围得到1\0即可 ...
改进能提高串口通信可靠性
2012-12-27 08:27
- FPGA论坛
- 16
- 3179
严重同意12楼
如何用VHDL判断电机转速达到匀速
2012-12-27 09:51
- FPGA论坛
- 9
- 2118
判断脉冲的宽度可以用高钟记数来实现啊
关于时钟同步电路的问题
2013-1-24 15:15
- 通信技术
- 2
- 1797
比特同步，要不然就发短帧，或者换高稳晶振
请大家看个电路图
2013-2-6 14:42
- 电源技术
- 7
- 4974
开电瞬间，C25充电直到Q1导通，随后Q2瞬间导通，C27充电，直到C27充电完成，Q2截止；这个电路感觉和电压的 ...
已知一个电路，元件及其值都知道，怎么利用MATLAB求其频率响应呢？
2013-3-9 23:24
- DSP 技术
- 10
- 5596
有阻、容值就有了传递函数，根据传函就可以用MATLAB画出频响
dsp pll倍频 程序跑死 仿真器连接不上
2015-6-29 09:06
- DSP 技术
- 6
- 4067
看现象应该是使用倍频后PLL没有倍频时钟输出或者输出过高或输出错误，导致程序无法继续运行，可以查下PLL的 ...
关于用CPLD控制ADC7862疑问
2013-1-30 22:20
- FPGA论坛
- 17
- 2689
分频器在FPGA、CPLD大把应用，一个5分频就是计数器，计5个时钟，在第5个时钟上出个“1”，其他为“0”，不 ...
AD的转换时间是可以知道的，在CPLD可以启动后等待相应时间再启动下一通道，不用BUSY也可以，30/5=6M，CPLD ...
救命 快点啊 关于单片机和CPLD通讯的问题
2013-1-26 00:19
- FPGA论坛
- 9
- 3033
SPI口写成SIP口了，呵呵
如果3。3的芯片IO口可以耐受5V的话，根本不需要加电平转换，SIP一般是3线，1数据，1时钟，1使能，上面的图 ...
请问有无能同时检测AC(120V/240V)电流和DC(3V-12V)电流的解决方案
2013-2-20 02:33
- 电源技术
- 13
- 3267
AC就绕个线圈吧，DC就电阻啦
lm317输出问题 请各位前辈帮忙看看
2013-2-5 06:30
- 电源技术
- 31
- 5591
看PDF，R22对应R1，R23对应R2，C7、9充电期间，1、2脚电阻R1变小，VOUT升高，当充电完成后，R1恢复到R22值 ...
由于C7、C9的充电效应，导致U4第一脚与第2脚在开电瞬间短路，C7、C9充电，U4的1、4脚间阻值 ...
时钟问题
2013-2-25 22:46
- FPGA论坛
- 10
- 2597
280/200=350/250；说明PLL没错，200变250不知道你是怎么弄的，是不是PLL输入不接受200M或以上的频率，或者2 ...
如何同时使用上升沿和下降沿！？
2013-1-31 10:31
- FPGA论坛
- 5
- 2845
if(clk'event and clk=1'1)then
temp1
2
3
近期访客