关于FPGA逻辑设计的21个小贴士
2012-10-16 14:04
- FPGA论坛
- 19
- 2509
:lol好贴。。。。谢谢
cpld怎样接晶振？
2013-1-12 22:30
- FPGA论坛
- 10
- 4906
有缘晶振。。。哈哈
2013年就要来啦，祝大家新年快乐，万事如意
2013-1-31 10:27
- FPGA论坛
- 14
- 2451
帮猴哥顶起来。。哈哈
一个简单问题？
2013-1-23 22:16
- FPGA论坛
- 26
- 3400
3楼正解。。。
alter cpld NC引脚
2013-1-23 22:14
- FPGA论坛
- 18
- 2745
......
......
谢谢猴哥，我知道NC一般是NO CONNECT但是CPLD的NC难道也不能用做GPIO吗？？
若干FPGA/CPLD资料
2017-4-1 11:20
- FPGA论坛
- 18
- 2209
:lol谢谢
FPGA资料集合
2015-10-13 23:26
- FPGA论坛
- 8
- 2223
感谢楼主分享
Xilinx FPGA无痛入门，海量教程免费下载
2015-10-22 17:18
- FPGA论坛
- 4
- 2036
谢谢分享
初学Verilog，出现的错误解决不了，求帮忙
2017-12-17 11:09
- FPGA论坛
- 5
- 9972
工程名与模块名不一致
大家来讨论一下这样一个简单的局部搜索算法
2015-10-25 10:36
- FPGA论坛
- 6
- 1250
确实是。。。。:'(
:(完全没反应了。。
这个属于芯片形式化验证领域的，就是常说的可满足性问题，变量是布尔型。算法的最终目的就是在参数MAX-TRI ...
没人有兴趣么？？
如何有效的进行多位数据的并行转串行操作
2015-12-2 12:28
- FPGA论坛
- 6
- 3152
没有说一个时钟完成啊，怎么可能一个时钟……
嗯，这个很好理解，但是如果五个数据都有效则五个周期才能完成，目前碰到的问题是如果上一组数据未完成， ...
回玄德：
1.串行是指按字节输出即可
2.这里的最快指从五个并行数据到串行输出的过程，其实就是并转串，fi ...
请教各位一个关于小数乘法的问题
2016-7-27 10:56
- FPGA论坛
- 3
- 1318
p是一个输出，这是我截取的一部分伪代码，p初始输出为0，经过其它模块运算会影响x的输入值，而x的值又会 ...
uart与iic相互通信
2016-11-28 12:19
- FPGA论坛
- 1
- 918
没有么？
2
3
近期访客