请教一下DDR2的信号问题
2022-10-23 10:49
- EDA 技术
- 13
- 7506
6# drentsi
DDR/DDR2布线，A、WE、RAS、CAS、DM、ODT等控制信号需要用50欧接到VTT，而不是什么上拉下拉 ...
SP6的MCB的地址线和数据线组内位置可以调整吗
2012-8-17 10:28
- FPGA论坛
- 4
- 2242
我觉得应该是不可以的，因为它是硬核资源。我现在也在做这个，我发现spartan6的引脚定义是按照最大的DDR2来 ...
DDR2的VREF和VTT能不能接到一起？
2014-8-30 11:47
- EDA 技术
- 12
- 11456
6# sleepybear
你的分析很有道理，让我基本算是明白了，追加一个问题，用FPGA控制DDR2，FPGA上也有需要接 ...
2# drentsi
我知道VTT和VREF的电压值一样，都是0.9V，但可以定义成同一个信号名称吗？我看了xilinx好几 ...
spartan6和DDR2的选型，让我好纠结……
2013-10-31 10:26
- FPGA论坛
- 36
- 10836
我倒是觉得网友大多数都是真诚可靠的，起码比现实中的有些人真诚可靠多了…… ...
我只是想先验证一下有没有可行性嘛
25# sleepybear
我想请问一下，撇开DDR2和FPGA的外围因素，咱只说技术上啊，如果MIG核里面没有256*8的DD ...
23# sleepybear
刚才发现一个非常郁闷的问题！就在刚才！生成了一下MIG时发现竟然没有256*8的DDR2！本来 ...
18# sleepybear
有道理，学习中……
13# drentsi
确实要想用4个MCB只能用-FGG676的封装，但*8和*16的DDR2完全不一样，虽然*4和*8的DDR2可以 ...
14# zyingjie
在网上查的，www.digikey.com
价格都是美元
10# gygp
没事哈，我原来用spartan3的，现在用spartan6了，大家一起学习啊，共同进步 ...
6# Backkom80
45有个不太好的地方，只有两个MCB，最大也就能支持到4Gb的容量，而75有四个MCB呢，方便扩 ...
3# sleepybear
很深刻啊，你的思维方式就给了我不少启迪。当然器件的选型是开始时关键的一步，但DDR2的 ...
使用spartan3的MIG生成的DDR2控制器如何写满整个DDR2SDRAM，
2012-9-5 00:36
- FPGA论坛
- 11
- 3370
跳到下一行时需要将状态机跳转到自刷新状态，DDR2换行要刷新的
MIg生成ddr2时序约束问题
2015-11-2 18:32
- FPGA论坛
- 38
- 10967
请问你是用chipscope看到的信号吗？
这里的sys_clk_p和sys_clk_n是指FPGA输入的控制时钟，并非指DDR2硬件连接上的时钟ck和ck_n，所以当时我是用 ...
你用的FPGA是什么型号的？如果是spartan3或者V5的芯片，是需要修改的
spartan6需要什么配置芯片呢？
2012-8-23 10:35
- FPGA论坛
- 6
- 5699
贝壳哥你的招牌动作呢？:lol
求教：AD6里面如何看元件具体信息？
2012-9-20 12:47
- PCB技术
- 5
- 3020
好像没有封装信息嘛
2
3
近期访客