发新帖我要提问
返回列表
打印
[FPGA]

xilinx PCIE bram

[复制链接]
523|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
skyboy1100|  楼主 | 2016-12-26 19:46 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
BRAM, PCIe, XILINX, 代码, 仿真
     大家好 最近我在使用viado 自带的仿真bram模块，发现在原始代码中，对PORTA的输入口一直赋值为00，
但是在输出口居然有数据输出，下面是代码和仿真图，不知道大家遇到过相似问题吗？

RAMB36E1.png (21.81 KB )

RAMB36E1.png

code.png (43.01 KB )

code.png

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

skyboy1100

2

主题

5

帖子

0

粉丝