打印
[FPGA]

【明德扬至简设计法系列教程】FPGA毕业设计案例文档教程...

[复制链接]
662|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
mdykj33|  楼主 | 2017-3-14 18:17 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

1.《基于至简设计法实现的倒计时案例》
明德扬设计的倒计时案例工程,24秒倒计时,实现可暂停可复位,添加代码即可使用。

http://www.mdy-edu.com/article_cat/info?id=82
2.《基于至简设计法实现的万年历功能》
明德扬至简设计法实现的万年历案例,具有年月日计数器,时间设定功能,自主判断大月小月平闰年的功能,添加verilog代码即可使用。
http://www.mdy-edu.com/article_cat/info?id=83
3.《基于至简设计法实现的闹钟工程》
明德扬设计的闹钟工程案例,有24小时时钟计数器,可设定闹钟时间,可修改时钟时间,当到达闹钟设定时间时则蜂鸣器响。
http://www.mdy-edu.com/article_cat/info?id=85


相关帖子

发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

个人签名:明德扬:http://www.mdy-edu.com/

57

主题

107

帖子

5

粉丝