发新帖我要提问
返回列表
打印
[FPGA]

同步fifo的读写使能问题

[复制链接]
1424|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
平漂流|  楼主 | 2018-8-8 09:05 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
FIFO, 读写, 同步FIFO, Global, 电平
如图，我的写fifo是间断的一个一个写进去的，写使能高电平是一个global_clk(与下图不一样，图是在网上找的，借图说话)。可以把FIFO_clk反相一下吗?

FIFO读写使能.png (268.38 KB )

FIFO读写使能.png

使用特权

评论回复 赏

相关下载

相关帖子
沙发
蒋哈哈| | 2018-11-24 18:50 | 只看该作者

使用特权

评论回复 赏
板凳
jianzhimail501| | 2018-11-24 20:46 | 只看该作者
fifo写的时候使能和数据一起给，读要提前一个周期给使能

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

平漂流

53

主题

222

帖子

8

粉丝