发新帖我要提问
返回列表
打印
[FPGA]

提高时钟频率后需要对设计做哪些改动？

[复制链接]
714|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
我看看|  楼主 | 2018-9-16 20:10 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
时钟, 时钟频率, FPGA, PGA
FPGA的时钟频率提高后，会对资源占用有影响吗？提高时钟频率后，需要对设计做出哪些改动？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
zhangmangui| | 2018-9-16 20:39 | 只看该作者
只需对时钟约束一下就可以了吧      其他的交给编译器了

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

我看看

19

主题

35

帖子

2

粉丝