本帖最后由 opple 于 2011-8-17 16:36 编辑
系统的软件设计包括对FPGA的VHDL程序编写和对DSP的汇编程序编写两部分。
在FPGA设计中采用VHDL语言设计,不仅大大简化了设计复杂逻辑电路的难度,而且可以充分发挥FPGA内部资源的优势。在Quartus II5.0集成开发环境下，对整个FPGA运算模块采用了自顶向下的设计方式。首先，用Block图的方式按照系统中所用芯片划分，设计了逻辑总体，把所有FPGA的资源合理分配到相应的物理引脚，规划好顶层逻辑。接着，在每个Block下编写VHDL程序，实现具体的控制逻辑。采用模块化、规则化和局部化的技术,既提高了设计效率,又减少设计的复杂性。
对于EP2S30F484，使用一个统一的全局时钟，并采用同步时序的设计方法。FPGA内部的所有模块都使用一个全局时钟，统一复位。在具体功能模块设计的时候，可以调用一些Altera公司的内部核和LPM功能块。这些模块具有结构独立的设计输入、高效的设计映射和工具独立的设计输入,不仅节省大量的FPGA资源,提高了设计效率,而且使系统性能得到提高。 |
楼主
标题置顶
标题高亮
