发新帖我要提问
返回列表
打印

6个IO引脚有电平变化的时候需要发出一个脉冲，用Verilog写

[复制链接]
2050|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
ywzqdpj|  楼主 | 2022-12-7 21:37 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
CPLD, FPGA
本帖最后由 ywzqdpj 于 2022-12-8 09:36 编辑

我用的是max ii 的CPLD，我想实现一个功能：当CPLD上6个IO引脚有电平变化的时候，会生成一个脉冲发出去，用Verilog该怎么写？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
玄德| | 2022-12-13 11:23 | 只看该作者

把六个IO拼一起。

使用特权

评论回复 赏
板凳
gaochy1126| | 2022-12-29 20:17 | 只看该作者
如果是高电平的，你可以通过或语句，控制把这6个引脚的电平变化发出去。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

ywzqdpj

30

主题

140

帖子

2

粉丝