EDK中添加bram_block axi_bram_ctrl后netlist出错

只看该作者 · 2013-5-31 21:37

本帖最后由 taogehao 于 2013-5-31 21:40 编辑

我在EDK中添加bram_block和axi_bram_ctrl，连线如下图D:\Users\taoge\Desktop\2009-05-31_213230.png。之后netlist出错。
报错如下：ERROR:EDK:3830 - CLK S_AXI_ACLK on INSTANCE my_axi_bram_ctrl is not connected.
All AXI master/slaves are required to be clocked.
好像my_axi_bram_ctrl 要连个时钟，但是不知道怎么连，请各位大侠帮帮忙，非常感谢！

1万 · 2013-5-31 22:52

连到你需要的时钟上啊。Bram不能没有时钟啊

只看该作者 · 2013-5-31 23:19

感觉一个时钟没有链接啊

只看该作者 · 2013-5-31 23:23

本帖最后由 taogehao 于 2013-5-31 23:27 编辑

连接了一个时钟，就是microblaze分出来的100Mhz，但是design VIEW中显示没有连在那个时钟上面，而是多了一个新的输入接到了Bram_ctrl的100MHz上面（图中最下面的）。netlist还是各种错，我又重新按它系统推荐的板子新建了工程，结果design VIEW显示还是那样的，但是netlist成功了。这个什么原因呢？

只看该作者 · 2013-5-31 23:29

GoldSunMonkey 发表于 2013-5-31 22:52
连到你需要的时钟上啊。Bram不能没有时钟啊

连接了一个时钟，就是microblaze分出来的100Mhz，但是design VIEW中显示没有连在那个时钟上面，而是多了一个新的输入接到了Bram_ctrl的100MHz上面（图中最下面的）。netlist还是各种错，我又重新按它系统推荐的板子新建了工程，结果design VIEW显示还是那样的，但是netlist成功了。这个什么原因呢？

1万 · 2013-5-31 23:45

taogehao 发表于 2013-5-31 23:23
连接了一个时钟，就是microblaze分出来的100Mhz，但是design VIEW中显示没有连在那个时钟上面，而是多了一 ...

那就验证功能吧

1万 · 2013-5-31 23:45

taogehao 发表于 2013-5-31 23:29
连接了一个时钟，就是microblaze分出来的100Mhz，但是design VIEW中显示没有连在那个时钟上面，而是多了 ...

是不是软件错误，我也不清楚

只看该作者 · 2013-6-1 19:45

GoldSunMonkey 发表于 2013-5-31 23:45
是不是软件错误，我也不清楚

图没错的，是我看错了，那个是bram的B端口输出时钟，感谢各位的回答。

EDK中添加bram_block axi_bram_ctrl后netlist出错

相关下载

相关帖子

终身成就奖章

坚毅之洋流

十世金身

技术领袖奖章