- 求助 (0篇回复)
- 请教：我的cadence里的layout时的问题 (2篇回复)
- IC 40110探讨 (1篇回复)
- 请问一个CRC校验的问题 (2篇回复)
- 关于verilog请教下 (10篇回复)
- 关于verilog forever语句的疑惑 (4篇回复)
- 很郁闷的问题 (2篇回复)
- 面试时被问“描述一个D触发器”，该怎么“说”？ (8篇回复)
- 来阿姨家请教XILINX的FPGA芯片的命名规则 (2篇回复)
- 红外测温头连接AD620 (5篇回复)
- 程序编译通过了，可是testbench不能产生信号 (2篇回复)
- 请教关于Verilog程序保密的方法 (6篇回复)
- verilog 处>女做，第一次学写verilog程序 (19篇回复)
- 关于ＩＣ工作电压范围窄的问题求教 (1篇回复)
- Verilog 请进！ (6篇回复)
- 求救 MAX+plus II 转 Quartus II 9.1 问题 (5篇回复)
- 为何不开个FPGA论坛呢? (6篇回复)
- 我是初学者，求一VHDL电子版教材 (8篇回复)
- 画FPGA原理图用那款EDA会好些？ (16篇回复)
- 谁用过Arria II的PCI-E硬核，性能如何 (1篇回复)
- 关于FPGA图像采集，麻烦大家给点建议 (9篇回复)
- FPGA上的浮点运算性能 (2篇回复)
- 问个关于IC的弱智问题 (4篇回复)
- 能不能介绍下关于学习FPGA的书籍？ (2篇回复)
- Verilog进阶练习 (8篇回复)
- diode cdl不能提取出area，怎么解决？ (3篇回复)
- 求才：数字电视Demodulator System Designer (0篇回复)
- 如何在cdl文件里面输出cap的area和perim (0篇回复)
- 如何用verilog写一个倍频器 (10篇回复)
- 波形发生器元器件收集 (3篇回复)
- 请问QuartusII里Assembler的作用？ (2篇回复)
- 关于FPGA调试的问题，请各位大虾指点一下。。 (6篇回复)
- 请教时序分析报告中的Actual tsu是怎么算出来的？ (0篇回复)
- 请教大家关于IGBT驱动负偏压问题 (1篇回复)
- 时序仿真的时候出了点问题，请教各位 (0篇回复)
- 这个程序abel 为什么编译不了呢？谁能给指点一下啊 (4篇回复)
- ALTERA的AVALON总线使用问题! (0篇回复)
- 请问下28脚的单片机有哪些啊? (5篇回复)
- 关于verilog中的测试程序 (4篇回复)
- VeirlogHDL代码执行的疑问？ (5篇回复)