louisking 发表于 2009-10-30 23:34

关于verilog中的测试程序

本人刚刚接触FPGA，用的是QuartusII开发软件。一般程序编译好后，就用自带的仿真波形文件就可以实现仿真了。现在有人推荐用ModelSim进行仿真，还要另外编写测试程序，请问比起用QuartusII里的波形文件来仿真这样做有什么好处？谢谢！

Fourier00 发表于 2009-11-1 15:29

在quartus 里面 你要发送激励需要自己画，首先不利于重用，你下一次仿真又得画
第二对于很复杂的激励一搬很难画出，比如我要发一串随机数，
用moddesim可以自己写激励，这样修改代码后还是可以跑

louisking 发表于 2009-11-2 17:12

2# Fourier00
呵呵，谢谢你了！！

stormf1 发表于 2009-11-4 10:29

原来是这样。。。又学习了。。。

beinghu 发表于 2009-11-5 19:49

quartus仿真速度相当慢。。。
页: [1]
查看完整版本: 关于verilog中的测试程序