- Verilog中浮点数进行截位 (5篇回复)
- VHDL 1602 第二行只显示点阵 (2篇回复)
- multisim** (3篇回复)
- stm32 能否隔着CPLD读取SRAM? (3篇回复)
- 哪位高人告诉我下LED驱动电源排名前十的方案公司有哪些？ (2篇回复)
- licensing 问题 (0篇回复)
- PADS 新手一枚 (7篇回复)
- DDR2的VREF和VTT能不能接到一起？ (12篇回复)
- 个人收藏的fpga设计资料 (68篇回复)
- AD08 和 AD09 有何区别？ (2篇回复)
- pads 动态走线问题 (10篇回复)
- CCS5.2 的graph 怎么不能好用？ (2篇回复)
- 请评价一下这个布局布线 (7篇回复)
- Proteus Design Suite v8.1 SP1 build 17358 1CD (0篇回复)
- 关于2.4G发射天线。 (5篇回复)
- 请教前辈帮忙看看我画的板子，指点下 (19篇回复)
- vhdl时钟上升沿与下降沿都促发利用怎么编写?? (9篇回复)
- 分享职业机会 (0篇回复)
- AD08 history目录下的压缩文件可以删除吗？ (5篇回复)
- reuse显示灰色的，不能使用是什么原因啊 (0篇回复)
- 求大神指导是哪里错了？ (5篇回复)
- 请问管脚配置中off-chip termination和IN TERM \ OUT TERM分别指什么啊？ (1篇回复)
- 关于一个io标准的问题，请各位大侠指教 (2篇回复)
- 求助文件转换 (3篇回复)
- Allegro中正负片的概念及相关设置 (0篇回复)
- cadence 导出网表错误 (2篇回复)
- 请教大家，allegro对机构图的尺寸要求 (20篇回复)
- FPGA内置RAM核读写 (14篇回复)
- Altium Designer 13 安装完整元件库 (1篇回复)
- multisim使用中几个小问题求解 (4篇回复)
- 详解PCB多层板设计时的EMI的规避技巧 (8篇回复)
- Allegro模型添加与规则设置 (0篇回复)
- （初学者）PCB editor 导入网络表 错误，求指导 (4篇回复)
- 2012年完善的allegro培训资料 (35篇回复)
- 为什么近来越来越多人用PADS设计多层板？ (3篇回复)
- 跨时钟传输数据，写侧数据是8个8位的，怎么让读16位，每次读2个，4次读完 (0篇回复)
- 多通道（room）设计、出现sequence errors错误 (0篇回复)
- 论坛大神求IC选型号 (3篇回复)
- 关于电源切换电路设计问题 (7篇回复)
- modelsim仿真fpga定制ram，出现module altsyncram not defined (7篇回复)