- altium designer summer 08在win8上安装的问题 (3篇回复)
- 关于绘制封装过程中的一点小问题 (5篇回复)
- 求推荐有TI芯片+XilinX公司V6系列芯片的开发板 (3篇回复)
- FIFO高速写低速读的问题 (4篇回复)
- FIR IP (3篇回复)
- allegro拼板（同一块电路板） (20篇回复)
- 【活动贴】拉电阻、下拉电阻的原理和作用 (10篇回复)
- 太原纯净水工程之家用净水器之旅 (0篇回复)
- cadence定位孔的制作咨询 (4篇回复)
- 基于CPLD的频率计精度问题请教 (1篇回复)
- Verilog的问题 (6篇回复)
- 续上一篇，建立不规则焊盘 (3篇回复)
- 多孔安装孔 (9篇回复)
- 关于PROTELL XP 2004操作问题 (5篇回复)
- quartus仿真，出现问题，求助 (3篇回复)
- （新手必看）Protel 99SE应用教程—印刷电路板设计 (4篇回复)
- 设计IC的软件有哪些？ (1篇回复)
- 【活动分享】为何模拟地和数字地要分开？ (13篇回复)
- SMD元件PCB布局工艺 (1篇回复)
- 安装完Cadence16.6后出现这个问题怎么解决，，电脑是WIN7 64位 (3篇回复)
- 大家都来看看呗！ (3篇回复)
- 用CPLD器件及VDHL语言实现电梯控制系统 (6篇回复)
- 【活动贴】跟我学模拟电子电路--好文档 (27篇回复)
- ddr2设计时为什么走线长度一样的时候 信号延时却不一样呢 (13篇回复)
- CPLD 综合问题 (1篇回复)
- 呼叫jjjyufan，能否共享几个实用的skill程序 (9篇回复)
- cyclone IV ddr2问题 问题 (2篇回复)
- multisim11仿真问题 (8篇回复)
- 跟我学模拟电子电路 (3篇回复)
- fpga有一个信号不受控制自动拉低 (5篇回复)
- 约束管理器中自定义等长信号组，在PCB中无效 (2篇回复)
- VHDL程序 (4篇回复)
- Allegro--导出Gerber文件和钻孔数据文件 (46篇回复)
- protell xp 2004问题求助 (6篇回复)
- 利用TimeQuest分析仪使FPGA设计直接支援SDC时序分析（转） (8篇回复)
- pads与mentor graphic的原理图文件和pcb文件是否兼容？ (0篇回复)
- 首次使用AD08生成gerber文件，不知道有无问题，还请大侠指点! (10篇回复)
- allegro 怎么查看光绘文件？ (2篇回复)
- 电磁炉语音芯片 (1篇回复)
- ic求职 (0篇回复)