- allegro 16.5使用技巧（连载）之--快捷键、Strokes (3篇回复)
- Altera的FPGA的AS、PS和Jtag配置模式的区别 (3篇回复)
- 基于FPGA的用verilog hdl编写16位CPU程序 (1篇回复)
- 开关电源PCB设计中的布线方法原则及注意事项 (9篇回复)
- 小白中的小白，最近打算学习cpld ，不知道从何下手 (5篇回复)
- 负片铺铜出现VS错误 (3篇回复)
- Quartus II指定文件不被编译？ (9篇回复)
- 怎么删除隐藏的网络 (3篇回复)
- Cadence中Find菜单下拉列表各自含义？ (2篇回复)
- 关于封装保存的问题 (3篇回复)
- chipscope里一个ICON核下建了2个ila如何同时触发 (0篇回复)
- VHDL中的条件信号带入语句，想了很久不是很明白 (2篇回复)
- Allegro 约束管理器使用疑惑，求指教 (4篇回复)
- 跪求D类功放的原理,结构,设计方面的教材!!! (11篇回复)
- Allegro能支持一个brd文件内俩个PCB文件吗？ (3篇回复)
- 请教：AD08的层切换键“*”如何修改为“R”键？ (4篇回复)
- altium designer中，同一网络，连接这边的线，那边的线又自动断了？ (4篇回复)
- 折腾了一晚上CADENCE，搞不懂，求答疑！ (13篇回复)
- 生成网络表时出现的问题 (0篇回复)
- Altium Designer 10 如何同时操作选定的导线 (4篇回复)
- 采用PROTEL DXP 的库编辑器创建原理图器件和PCB 封装 (8篇回复)
- 谁能告诉我这个符号表示什么，ORCAD里面的。 (8篇回复)
- 《约束指南》：UCF、PCF、HDL 约束语法 (1篇回复)
- 求protel99se的实例教程，最好是视频 (1篇回复)
- cadence_16.5 的Pad问题 (0篇回复)
- SDRAM 初始化的自刷新与周期性的自刷新区别。。 (3篇回复)
- ALTIUM DESIGN 09绘制线路板时候，总是选中多边形覆铜 (2篇回复)
- dxp中有关放置端口的问题 (1篇回复)
- 请教各位大神这是是什么意思，，怎么才能解决，，谢谢 (18篇回复)
- 电平转换电路 (7篇回复)
- 使用DesignSpark Mechanical给自己的Raspberry Pi制作外壳 (1篇回复)
- 芯片设计在长三角还是珠三角发展好？ (11篇回复)
- 基于Xilinx FPGA的千兆以太网控制器的开发 (9篇回复)
- Mentor的PADS9.4下载地址 (7篇回复)
- vhdl语法求解 (3篇回复)
- VHDL仿真testbench书写问题 (2篇回复)
- protel中如何画圆形导线？求指教！！！ (9篇回复)
- AD08的问题：这个框如何删除？ (3篇回复)
- 求救：allegro中如何在一个焊盘上放多个过孔 (2篇回复)
- 大家好！我用的是AD9，出现了一个问题，希望能帮帮我！ (1篇回复)