EDA 技术

今日: 0|主题: 7764|帖子: 43403

1 ... 65 66 67 686970 71 72 73 ... 195 / 195 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[Allegro] 安装完Cadence16.6后出现这个问题怎么解决，，电脑是WIN7 64位 win7 电脑 Cadence16.6 liuwenheng 2013-12-2 09:21 3 1948
[protel] 大家都来看看呗！电路电路图单纯追忆 2013-12-1 20:28 3 1585
用CPLD器件及VDHL语言实现电梯控制系统电梯控制系统 CPLD器件电平 RadarEver 2013-12-1 19:43 6 2767
【活动贴】跟我学模拟电子电路--好文档 ...2 模拟电子电路 AC feihong777 2013-12-1 10:26 27 4142
[Allegro] ddr2设计时为什么走线长度一样的时候信号延时却不一样呢 DDR 信号信号传输 beandy 2013-11-30 18:55 13 4292
CPLD 综合问题信号 tc 耗子-耗儿 2013-11-29 23:56 1 1505
[Allegro] 呼叫jjjyufan，能否共享几个实用的skill程序 SKILL AN via 阮天宇00 2013-11-29 15:16 9 2411
[protel] cyclone IV ddr2问题问题 cyclone DDR mb jiafei123 2013-11-29 15:11 2 1973
[multisim] multisim11仿真问题仿真 multisim11 电路 woshixiaowen 2013-11-29 14:04 8 2944
跟我学模拟电子电路模拟电子电路 AC xiao6666 2013-11-29 13:41 3 2003
[FPGA] fpga有一个信号不受控制自动拉低 FPGA 信号控制 502593045 2013-11-29 12:02 5 1708
[Allegro] 约束管理器中自定义等长信号组，在PCB中无效 PCB 信号 CAD 阮天宇00 2013-11-29 10:14 2 1423
[Verilog HDL] VHDL程序 VHDL程序 ge IDE qingyang56 2013-11-28 15:04 4 1788
[Allegro] Allegro--导出Gerber文件和钻孔数据文件 ...2 3 ALLEGRO gerber文件 RS gaochy1126 2013-11-28 12:47 46 6607
[protel] protell xp 2004问题求助 protell AC PCB 泰山神泉 2013-11-27 20:59 6 2075
[FPGA] 利用TimeQuest分析仪使FPGA设计直接支援SDC时序分析（转） FPGA设计 dc timequest gaochy1126 2013-11-27 20:50 8 1948
[PADS] pads与mentor graphic的原理图文件和pcb文件是否兼容？ mentor pads 原理图 superheasy 2013-11-27 20:44 0 2099
[protel] 首次使用AD08生成gerber文件，不知道有无问题，还请大侠指点! gerber文件 AD AC myic200610 2013-11-27 20:40 10 2407
[Allegro] allegro 怎么查看光绘文件？ ALLEGRO hudi008 2013-11-27 19:29 2 1496
电磁炉语音芯片电磁炉语音芯片 ip wilwin 2013-11-27 17:11 1 2015
ic求职 ic 微电子模拟 779528229 2013-11-27 16:52 0 1708
[Allegro] allegro 16.5使用技巧（连载）之--快捷键、Strokes ALLEGRO ST 快捷键 fhpzxq 2013-11-26 18:29 3 14596
[FPGA] Altera的FPGA的AS、PS和Jtag配置模式的区别 ps altera JTAG gaochy1126 2013-11-26 17:29 3 2709
[Verilog HDL] 基于FPGA的用verilog hdl编写16位CPU程序 FPGA 编写 prince梅子54 2013-11-26 17:25 1 2110
[protel] 开关电源PCB设计中的布线方法原则及注意事项 pcb设计开关电源布线 gaochy1126 2013-11-26 17:08 9 1743
[CPLD] 小白中的小白，最近打算学习cpld ，不知道从何下手 altera LTE 汝汝 2013-11-26 17:06 5 2101
[Allegro] 负片铺铜出现VS错误 via shape vi wanghaiyang 2013-11-25 23:05 3 1895
[Quartus] Quartus II指定文件不被编译？ UART 编译 mculove0 2013-11-25 21:10 9 2283
[protel] 怎么删除隐藏的网络网络 ROTEL99SE se zhang90283 2013-11-25 14:54 3 2822
[Allegro] Cadence中Find菜单下拉列表各自含义？ CAD cadence ce wang168506 2013-11-25 14:41 2 2378
[PADS] 关于封装保存的问题原理图 AC chongyao@0601 2013-11-25 10:55 3 2032
[FPGA] chipscope里一个ICON核下建了2个ila如何同时触发 ChipScope 触发 ic 502593045 2013-11-25 08:54 0 2108
[Verilog HDL] VHDL中的条件信号带入语句，想了很久不是很明白 VHDL 信号 POS 小财迷 2013-11-23 21:54 2 1765
[Allegro] Allegro 约束管理器使用疑惑，求指教 ALLEGRO AC violet701 2013-11-22 22:31 4 2502
跪求D类功放的原理,结构,设计方面的教材!!! 功放 D类功放 yh_2007 2013-11-21 23:06 11 3334
[Allegro] Allegro能支持一个brd文件内俩个PCB文件吗？ ALLEGRO PCB文件原理图 282941995 2013-11-21 14:48 3 1723
[protel] 请教：AD08的层切换键“”如何修改为“R”键？ AD pc myic200610 2013-11-21 11:49* 4 2256
[protel] altium designer中，同一网络，连接这边的线，那边的线又自动断了？ Altium designer 网络 myic200610 2013-11-21 11:42 4 3790
[Allegro] 折腾了一晚上CADENCE，搞不懂，求答疑！ cadence 快捷键 hbk0401 2013-11-20 09:10 13 4149
[protel] 生成网络表时出现的问题网络 AD NET shihangbo 2013-11-19 17:19 0 1611

1 ... 65 66 67 686970 71 72 73 ... 195 / 195 页下一页

今日: 0|主题: 7764|帖子: 43403

快速发帖

浏览过的版块