21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › FIFO高速写低速读的问题
返回列表 发新帖我要提问

[FPGA] FIFO高速写低速读的问题

[复制链接]
1656|4
 楼主| hotsauceisme 发表于 2013-12-1 23:04 | 显示全部楼层 |阅读模式
FIFO, 时钟
本帖最后由 hotsauceisme 于 2013-12-1 23:24 编辑

fifo写时钟为100M，fifo读时钟为272K，肯定写的时候肯定会遇到溢出的问题吧，该如何解决呢？大家是怎么做的呢？
回复

收藏 举报

相关帖子
ligang飘邈 发表于 2013-12-2 21:19 | 显示全部楼层
1,读写数据位宽一样吗？
2，写使能应该间隔比较长，（可能用于那种出现数据了马上写下来的情况，不是一直写）
3，如果不是以上类似情况，肯定溢出
回复

收藏 举报

gaochy1126 发表于 2013-12-4 13:51 | 显示全部楼层
开大一些的。
回复

收藏 举报

gaochy1126 发表于 2013-12-4 13:53 | 显示全部楼层
如果你的fifo是不停的写的话，那你的后面的处理器就需要更换了。
回复

收藏 举报

EDAbuffalo 发表于 2013-12-8 16:36 | 显示全部楼层
一定要不停的写，肯定一处，如果不是判空满标准再决定是否写
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

hotsauceisme

1

主题

8

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部