21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › VHDL程序
返回列表 发新帖我要提问

[Verilog HDL] VHDL程序

[复制链接]
1745|4
 楼主| qingyang56 发表于 2013-11-18 18:15 | 显示全部楼层 |阅读模式
VHDL程序, ge, IDE, ce, integer
DivideCLK : PROCESS(clk1)
        VARIABLE Count4 : INTEGER RANGE 0 TO 15;
    BEGIN
     PreCLK <= '0';
    IF Count4 >11 THEN  PreCLK <= '1';  Count4 := 0;
elsIF clk1'EVENT AND clk1='1' THEN     
        Count4 := Count4 + 1;         
        END IF;     
    END PROCESS;
请问这个程序中的PRECLK的值为什么总为0
回复

收藏 举报

相关帖子
ococ 发表于 2013-11-26 11:51 | 显示全部楼层
没有这么写VHDL的。
不知道你想实现什么~
回复

收藏 举报

gaochy1126 发表于 2013-11-26 17:02 | 显示全部楼层
你描述一下你要实现的功能？
回复

收藏 举报

gaochy1126 发表于 2013-11-26 17:02 | 显示全部楼层
你的时钟信号都不知道是哪个的
回复

收藏 举报

damoyeren 发表于 2013-11-28 15:04 | 显示全部楼层
何以见得预设时钟不变呢？》
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

qingyang56

1

主题

1

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部