有关时钟的问题

发表于 2016-11-18 16:15

想请教几个有关时钟概念的问题。

1.　一个 16-bit ，可支持 1Msps 数据输出的 ADC，需要的时钟是不是 16MHz？而且必须是 16MHz 才能达到１Msps 的数据输出吗？
2.　请问如何把 125MHz 的时钟分频成 100MHz 及 16MHz?　这能行吗？

恳请提示。谢谢。

发表于 2016-11-20 11:03

你是要使用FPGA吗？

发表于 2016-11-20 11:03

使用 PLL试试看。

发表于 2016-11-20 11:17

建议使用基准的时钟信号作为PLL的输入。

发表于 2016-11-21 09:05

gaochy1126 发表于 2016-11-20 11:17
建议使用基准的时钟信号作为PLL的输入。

非常谢谢你的提示，只是我对PLL没多少概念，请问有写什么好的案例可以参考学习吗？

发表于 2016-11-22 07:44

youwenzh 发表于 2016-11-21 09:05
非常谢谢你的提示，只是我对PLL没多少概念，请问有写什么好的案例可以参考学习吗？ ...

你用的FPGA吗？

发表于 2016-11-22 10:52

gaochy1126 发表于 2016-11-22 07:44
你用的FPGA吗？

是的，是 Altera Cyclone V GX Starter Kit.

发表于 2016-11-30 21:28

youwenzh 发表于 2016-11-22 10:52
是的，是 Altera Cyclone V GX Starter Kit.

altera 不是有PLL输出时钟信号吗

lzmm · 发表于 2016-11-30 21:29

http://yervant.blog.163.com/blog/static/199795124201245103851338/

发表于 2016-11-30 21:29

http://wenku.baidu.com/link?url= ... N_faONPWg0u5q1CW9DC

发表于 2016-12-2 10:07

gaochy1126 发表于 2016-11-30 21:28
altera 不是有PLL输出时钟信号吗

是的是的！我糊涂了，非常感谢你的提点。

发表于 2016-12-3 11:49

youwenzh 发表于 2016-12-2 10:07
是的是的！我糊涂了，非常感谢你的提点。

发表于 2016-12-3 11:49

youwenzh 发表于 2016-12-2 10:07
是的是的！我糊涂了，非常感谢你的提点。

有什么好的作品记得来分享的。

发表于 2016-12-19 15:26

gaochy1126 发表于 2016-12-3 11:49
有什么好的作品记得来分享的。

好的，在磨练中向你学习回馈分享的无私精神。

发表于 2016-12-20 05:47

youwenzh 发表于 2016-12-19 15:26
好的，在磨练中向你学习回馈分享的无私精神。

[Verilog HDL] 有关时钟的问题

相关帖子

评分

浏览过的版块

核心会员奖章

坚毅之洋流

技术领袖奖章

十世金身