4. DDR电路有辐射整改

发表于 2020-12-30 11:27

在设计带有DDR的主板时，设计PCB最难的莫过于DDR信号走线的设计。好的设计走线，可以最好产品的信号完整性和时序匹配，让半板子具有更好的防串扰和EMC能力。在产品设计时，我们通常会采用蛇形设计、差分信号走线等长、等距设计，来尽可能减少电磁辐射（EMI）对主板其余部件和外界的影响。今天，编者就具体以某车机产品的高速DDR时钟信号设计为例，跟大家讲解PCB布线设计EMC整改的具体分析思路、方案设计。

发表于 2020-12-30 11:27

一. 现象描述
某车机产品，其主要功能特性为利用车载GPS（全球定位系统）配合电子地图来进行地图导向，同时兼具音视频播放、收音接收、蓝牙免提、触摸屏、智能轨迹倒车、胎压检测功能等后台控制功能

登录 · 发表于 2020-12-30 11:28

其接口特性如下：

登录 · 发表于 2020-12-30 11:28

其接口特性如下：

发表于 2020-12-30 11:46

2. 试验要求
按照大众车厂汽车电子零部件电磁兼容测试标准TL-81000-2016中的要求进行测试，其中辐射骚扰测试项目要求满足Class 5 。测试频段要求100kHz-18GHz，测试检波方式为PK与AV，QP不做要求。

发表于 2021-3-6 22:21

很棒帮哦，加油哟

发表于 2021-3-9 20:55

学习了

4. DDR电路有辐射整改

相关帖子

本帖子中包含更多资源

本帖子中包含更多资源

浏览过的版块