ywzqdpj 发表于 2022-12-7 21:37

6个IO引脚有电平变化的时候需要发出一个脉冲，用Verilog写

本帖最后由 ywzqdpj 于 2022-12-8 09:36 编辑

我用的是max ii 的CPLD，我想实现一个功能：当CPLD上6个IO引脚有电平变化的时候，会生成一个脉冲发出去，用Verilog该怎么写？

玄德 发表于 2022-12-13 11:23


把六个IO拼一起。

gaochy1126 发表于 2022-12-29 20:17

如果是高电平的，你可以通过或语句，控制把这6个引脚的电平变化发出去。
页: [1]
查看完整版本: 6个IO引脚有电平变化的时候需要发出一个脉冲，用Verilog写