东方不败 发表于 2008-10-21 18:19

请教关于FPGA设计输入转化的问题

1，对用原理图输入设计的FPGA，能否用工具软件转换为RTL级的HDL代码？（VHDL/verilog）<br />2，进一步请教，转化是否一定需要FPGA原理图的sch文件，edf文件是否可以？<br /><br />谢谢各位！

mr.king 发表于 2008-10-21 19:00

不知道,但知道能画出来的原理图,用VHDL描述很容易

东方不败 发表于 2008-10-22 17:23

如果是很复杂的组合逻辑的话,用代码写还是有点儿麻烦的。

xlking 发表于 2008-10-24 11:52

呵呵

呵呵
页: [1]
查看完整版本: 请教关于FPGA设计输入转化的问题