请教 这句话怎么理解

阎石书上 看到这里不太懂，各种搜索无果，求助各位大神：

如图红线部分，说实话，我是真没看出来。
可不可以请前辈指点一下 怎么看？

自己先顶一下

输入电阻较低，是指输入线可能需要带若干个负载，注意8条输出线上均有负载，故输入电流可能相当大。
输出电阻较高，是指输出电流不可能很大，注意任一负载均由电阻上拉到高电平。

在看完这帖子以后，我立即动手回复，因为我生怕迟到的回复不能使更多的人领悟你的圣明，
以至使这等网上少有的好贴就此轮沉，我担不起这样的罪名！

maychang 发表于 2013-8-20 13:31
输入电阻较低，是指输入线可能需要带若干个负载，注意8条输出线上均有负载，故输入电流可能相当大。
输出电 ...

先拜谢前辈的宝贵回复，犹如雪中送炭，感激不尽。
晚辈愚笨，再烦请前辈指正一下：此处的输入输出电阻不是动态电阻是吧？

披头士911 发表于 2013-8-20 20:00
先拜谢前辈的宝贵回复，犹如雪中送炭，感激不尽。
晚辈愚笨，再烦请前辈指正一下：此处的输入输出电阻不 ...

是动态电阻。
所以，输出电阻高电平和低电平是不一样的。输出高电平时输出电阻较大，输出低电平时输出电阻较小。

这上面通的是直流数字信号呢，谈什么动态哦

maychang 发表于 2013-8-20 20:27
是动态电阻。
所以，输出电阻高电平和低电平是不一样的。输出高电平时输出电阻较大，输出低电平时输出电 ...

恩呀，我也有和6楼相同的疑问。
而且我还有一个疑问，倘若是动态电阻的话   ，如果认为A0A1A2的输入电压都理想（内阻0），那么任何时刻从Y7到Y0端口的输出电阻都为0（与书中摘录的“输出电阻较高”的描述相悖）
烦请大师再指点迷津啊

披头士911 发表于 2013-8-20 21:02
恩呀，我也有和6楼相同的疑问。
而且我还有一个疑问，倘若是动态电阻的话   ，如果认为A0A1A2的输入电压都 ...

即使输入均为理想电压源，输出电阻也不为零，而至少是一支二极管内阻，或者是上拉电阻。
以三输入端均为零来举例，此时Y4～Y7均低电平。Y4输出电阻就是一支二极管内阻。Y0为高电平，输出电阻就是上拉电阻。

maychang 发表于 2013-8-20 21:20
即使输入均为理想电压源，输出电阻也不为零，而至少是一支二极管内阻，或者是上拉电阻。
以三输入端均为 ...

恩，我大意了。是您说的这样。谢谢，我在咀嚼下，还不太通，感觉情况挺多挺复杂

披头士911 发表于 2013-8-20 22:03
恩，我大意了。是您说的这样。谢谢，我在咀嚼下，还不太通，感觉情况挺多挺复杂 ...

数字电路芯片允许级联很多级，级联的意思就是前一级的输出联接后一级的输入。级联很多级才能够构成复杂的逻辑功能。此外，还要求一个输出端联接若干个输入端，允许联接的输入端个数叫“扇出”。
此电路根本不能级联，更不能扇出。试想前级也是这种结构，三级级联，那么有可能最终输出电阻是三个上拉电阻串联，或者是三支二极管串联。这样的结果是绝对不能接受的。若是有扇出，那就更悲惨。
关键是这种二极管矩阵电路没有放大环节，信号能量只能一级一级损耗掉。
因此，要进行“计算”，必须有放大环节。最早的计算机(纯机械的除外)是用继电器作为放大环节的。继电器可以“放大”，即用较小的能量控制较大的能量。当然，继电器速度太慢，所以很快就让位给电子管了。

数字电路跟模拟电路学法、或者说侧重点不同，能把逻辑理顺了就行了，不要一点一点抠。
这种电路主要是用来给读者增加直觉，示意性地说明可能的实现方式，实际中很少有人用这种电路的，芯片中是全MOS管设计，综合一下自动完成硬件设计了。

小凡的挚爱  不太理解，为什么输入电阻和8条线的负载有关，输入端不是A0，A1，A2么

把负载(假定是个电阻)画出来并且联接到输出端，再分析一下电流路径和方向，就看出来了。

xukun977 发表于 2013-8-20 22:44
数字电路跟模拟电路学法、或者说侧重点不同，能把逻辑理顺了就行了，不要一点一点抠。
这种电路主要是用来 ...

你别说，我还真用过一次。
用户要求搬动开关到这边，亮一支灯(220V)，四位数码管显示四位数字，开关搬到另一方向，关这个灯，亮另一支灯(220V)，显示另四位数字。显示数码管就是使用二极管译码。

受教学习，哈哈。。。没认真学。

3楼已经相当完整了
这里重点不是纠结于“电阻”定义（实际为折线加非线），而是强调入出两侧看起来具有强弱不同的驱动能力

这个也许有帮助

maychang 发表于 2013-8-20 22:45
小凡的挚爱  不太理解，为什么输入电阻和8条线的负载有关，输入端不是A0，A1，A2么

把负载(假定是个电阻) ...

这里请教maychang大师，请问此处电阻所指究竟何物？
当然我也是想知道结果的，所以带着谦虚的态度诚恳请教各位大师：
如果是动态电阻：有理由假设A0' A1' A2'三个非门都是理想无内阻的 ，那么从Y0-Y7各个输出端口往里看 都可以说是通过二极管走动态通路接地的，这就与“输出电阻较高”相悖对不对？
如果是直流电阻， 根据传统的开路电压短路电流的方法可以测到，但是开路和短路的时候二极管恰好是导通和截止两种状态，也就是说测量的分别是两个电路的开路电压和短路电流，又怎么能得到正确的直流电阻结果？
当然，开路和短路只是两个极端，但是它的提示是:负载过大二级管道通，负载过小二极管截止，于是必然导致输出电阻的多样化，这怎么解释呢？
这短短的一句话竟然也把我绕的云里雾里，鼠辈很惭愧，还望诸位大侠见义勇为，拔刀相助！！:dizzy::)

xiaotaodemeng 发表于 2013-8-21 11:15
这里请教maychang大师，请问此处电阻所指究竟何物？
当然我也是想知道结果的，所以带着谦虚的态度诚恳请教 ...

假定A0A1A2＝(0,1,1)，即A0低电平。那么由原图可以看出，有四支二极管处于导通状态(以二极管涂红表示)。每支二极管中电流为Vcc/R，四支二极管总共电流为4*Vcc/R，即此时输入电阻为R/4(暂忽略二极管内阻)。三个输入端是对称的，那么任一输入端的输入电阻在低电平时均为R/4。
这个输入电阻已经够小，如果多芯片级联，那更悲惨。

为简单起见，假定是相同的两片译码器。
图中可见，后级A0的输入电流就是前级Y7的输出电流。这样一来，前级输入端A0至少要承担8支电阻R上的电流(暂忽略二极管内阻)，即此时输入电阻为R/8。
这个输入电阻还不够小？

逻辑门电路，三级四级级联的情况很常见。那么后面各级上拉电阻电流就有很多需要由最前级输入端承担。可以断言：最前级的信号源绝对无法承担这么大的电流。

maychang 发表于 2013-8-20 22:45
小凡的挚爱  不太理解，为什么输入电阻和8条线的负载有关，输入端不是A0，A1，A2么

把负载(假定是个电阻) ...

谢谢maychang老师分析，看了15楼大师的图，我可以这样理解么：输入电阻以A2来分析则是多个上拉电阻与负载的并联，所以认为输入电阻较小；而输出电阻可看做是单个上拉电阻（因为输出端的三个二极管都截止），所以输出电阻相对较大。

maychang 发表于 2013-8-21 11:31
假定A0A1A2＝(0,1,1)，即A0低电平。那么由原图可以看出，有四支二极管处于导通状态(以二极管涂红表示)。每 ...

谢谢 maychang 大师，有所领悟了。呵呵，受益匪浅。
但还有一处不明，此时此图的Y6端（唯一高电位处）输出电阻情况呢？
如果能解释清楚这一点，恐怕此贴可结了