请教关于晶振给fpga提供时钟的问题

发表于 2012-4-7 09:59

内部应该有电源转换的。 20# brace1108

发表于 2012-4-24 10:35

学习了，大家的讨论，
让俺长了见识了

发表于 2012-4-28 15:31

留印

发表于 2012-5-24 14:18

那要很高的示波器频率才能测得出啦吧

发表于 2012-5-24 14:36

弱弱的问一个问题，晶振输出的是正弦波，而在FPGA工作是需要上升沿或是下降沿，那么在晶振输入到内部电路后要把它变成方波吗？ 19# chaiwq2003
brace1108 发表于 2012-4-6 17:55

按道理需要～但是正弦函数可以做上升下降沿，但是对信号要求要更高

发表于 2012-5-24 17:10

我落后一年啊。:L

发表于 2012-6-12 09:54

有效电压应该是高电平 >= 总压 X 0.9 低电平 <= 总压 X 0.1
所以，0.7~1.7明显不符合高低电平的转变！

发表于 2012-6-13 15:07

引脚都是判别电平的功能，达到了高电平电压就行了呗！

发表于 2012-6-14 11:40

弱弱的问一个问题，晶振输出的是正弦波，而在FPGA工作是需要上升沿或是下降沿，那么在晶振输入到内部电路后要把它变成方波吗？ 19# chaiwq2003
brace1108 发表于 2012-4-6 17:55

如果不变，可以，如果速度特别高则不行。

发表于 2012-8-4 18:36

顶一个哈哈

发表于 2012-9-3 10:16

弱弱的问一句，片外时钟应该选择多大的时钟频率啊？

发表于 2012-9-3 22:00

弱弱的问一句，片外时钟应该选择多大的时钟频率啊？
simiaosiping 发表于 2012-9-3 10:16

什么意思？

发表于 2012-9-4 13:11

有源晶振不少出的是三角波，完完全全的正弦比较精贵，原因在于沿的斜率，

0.7-1.7能不能用看FPGA，IO的参数。
如果能，用的好不好就难说了。

发表于 2013-8-15 09:04

晶振的驱动电压时2.5V。
其正常的晶振引脚输出为：Max：2.0V，Min：1.0V。为正常。
如果你在晶振和FPGA时钟引脚处串接电阻，那就会稍微降低一点。
你可以用万用表的二极管档测量其对地，正常应为1.0以上。

发表于 2013-8-15 09:04

擦，发到2011年的帖子了。干

发表于 2013-8-16 10:07

GoldSunMonkey 发表于 2012-6-14 11:40
如果不变，可以，如果速度特别高则不行。

是不是频率越高要求沿越陡，所以正弦波就不行了

发表于 2013-8-17 09:48

弱弱的问下，方波应该是带多次谐波了吧？如果示波器带滤波的话，是不是观察到正弦波了？一般的有源晶振，哪种类型好，正弦OR方波，对于FPGA

[CPLD] 请教关于晶振给fpga提供时钟的问题