CPU的效率

发表于 2019-5-9 22:28

比如说FIFO默认的1/2满，接收中断触发，此时触发的中断是不是说接收的数据还没有全部接收完毕，只是收了4位，这样程序还要一直等待数据接收完毕。如果是这样的话，接收中断就占用了大量的程序时间，CPU的效率实在是太低了啊。

发表于 2019-5-9 22:32

什么意思？不是很明白你说的什么，能再解释一下这个现象吗

发表于 2019-5-9 22:38

要是我理解错了，应该是怎么样子的？

发表于 2019-5-9 22:41

FIFO是为了节省CPU时间的，设置为1/2满，此时，在收到4个以上字节（不是位）时会产生中断，此时需要您把数据及时取走，因为FIFO只有8个字节，超过8个字节不取走，就会丢失数据。

发表于 2019-5-9 22:44

另外，还有超时中断，比如只收到1个字节，在一定时间内未有新字节过来，也会产生中断，这样可以及时提取数据。

发表于 2019-5-9 22:46

另外也可以设置DMA自动存储数据，就完全可以解放CPU了。

发表于 2019-5-9 22:49

哦了，我再瞅瞅固件手册怎么写的。

发表于 2019-5-9 22:52

楼主理解有误，UART发送数据以Byte为单位的。

发表于 2019-5-9 22:55

FIFO是为了节约CPU资源设计的，所谓1/2设置的是收到一定数据后，提醒内核的时机。

发表于 2019-5-9 22:59

好的，我明天去单位试一下，多谢各位大侠了哈，结贴了先

[MCU] CPU的效率