21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 怎样用原理图设计一个8位计数器？
返回列表 发新帖我要提问

[Quartus] 怎样用原理图设计一个8位计数器？

[复制链接]
 楼主| 奇异熊 发表于 2019-5-12 20:10 | 显示全部楼层 |阅读模式
原理图, 计数器, ip核, ip
求助各位大佬！！
有没有大佬知道怎么在原理图里设计一个8位计数器，用IP核还是怎样？？求助哇QvQ！
回复 赏

举报

相关帖子
 楼主| 奇异熊 发表于 2019-5-12 20:48 | 显示全部楼层
已解决
回复 赏

举报

zhangmangui 发表于 2019-5-12 23:37 | 显示全部楼层
分享一下吧    直接用verilog很简单实现的
回复 赏

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

奇异熊

1

主题

14

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部