21ic电子技术开发论坛 › 单片机与嵌入式系统 › 雅特力AT32 MCU › 【AT-START-L021测评】时钟配置以及超频试验 ...
返回列表 发新帖我要提问

[AT32L021] 【AT-START-L021测评】时钟配置以及超频试验

[复制链接]
 楼主| lulugl 发表于 2024-11-25 22:54 | 显示全部楼层 |阅读模式
雅特力, AT32L021, 时钟配置, 超频, AT-START-L021测评
【前言】
AT32L021的最大运行时钟可以运行在80MHz,最低可以运行在4MHz。主频运行时钟，是动态控制MCU运行功耗的一个工具，通过他的时钟树，我们可以通过选择不同的时钟源以及修改不同的分频系数，就可以设置MCU的运行频率以及AHB、APB的不同时钟，来达到动态功耗的控制效果。本篇旨在学习配置不同的时钟，同时通过printf孙子函数输出当前系统的运行时钟，同时还进行超频测试来试验总线最大可运行时钟频率。
【时钟树的简介以及配置】
1、AT32L021系列微控制器系统架构如下图所示
3240867447769df928.png
时钟通过HEXT、HICKI、PLL进入CRM，然后进入AHB总线，APB1与APB2挂载到AHB总线上，这三个总线都可以最大运行在80MHz中。
2、AT32L021时钟结构图如下：
643056744781f2885a.png
从图中，我们可以看到可以有多种时钟配置到达SCLK中，结合Work Bench时钟配置，我们可以更加清晰的看到AT32L021的几条线路：
75220674478b2c0542.png
在《AT32L021系列 技术手册》的第4章，时钟和复位管理中，总线时钟可以有两种，一种为内部时钟源HICK，另一个为外部时钟源HEXT。通过不同的线路，我们可以得知有以下几条线路可以配置SCLK的时钟：
时钟走线图.png
我们通过sclk_select三个选择，可以选定从Hext、hick、以及PLL作为输入源，在寄存器CRM_CFG的SCLKSEL系统选择中可以选择时来源，在手册中有如下所述：
8202767447e4db0f2d.png
当然我也们可以查询SCLKSTS，当前所选的状态位。
在at32l021_crm.c中有库函数crm_clock_source_enable来选择时钟源

复制
  1. /**
    

  2.   * [url=home.php?mod=space&uid=247401]@brief[/url]  enable or disable the crm clock source
    

  3.   * @param  source
    

  4.   *         this parameter can be one of the following values:
    

  5.   *         - CRM_CLOCK_SOURCE_HICK
    

  6.   *         - CRM_CLOCK_SOURCE_HEXT
    

  7.   *         - CRM_CLOCK_SOURCE_PLL
    

  8.   *         - CRM_CLOCK_SOURCE_LEXT
    

  9.   *         - CRM_CLOCK_SOURCE_LICK
    

  10.   * @param  new_state (TRUE or FALSE)
    

  11.   * @retval none
    

  12.   */
    

  13. void crm_clock_source_enable(crm_clock_source_type source, confirm_state new_state)
    

  14. {
    

  15.   switch(source)
    

  16.   {
    

  17.     case CRM_CLOCK_SOURCE_HICK:
    

  18.       CRM->ctrl_bit.hicken = new_state;
    

  19.       break;
    

  20.     case CRM_CLOCK_SOURCE_HEXT:
    

  21.       CRM->ctrl_bit.hexten = new_state;
    

  22.       break;
    

  23.     case CRM_CLOCK_SOURCE_PLL:
    

  24.       CRM->ctrl_bit.pllen = new_state;
    

  25.       break;
    

  26.     case CRM_CLOCK_SOURCE_LEXT:
    

  27.     {
    

  28.       if(new_state == TRUE)
    

  29.       {
    

  30.         CRM->bpdc |= 0x19;
    

  31.       }
    

  32.       else
    

  33.       {
    

  34.         CRM->bpdc_bit.lexten = FALSE;
    

  35.       }
    

  36.       break;
    

  37.     }
    

  38.     case CRM_CLOCK_SOURCE_LICK:
    

  39.       CRM->ctrlsts_bit.licken = new_state;
    

  40.       break;
    

  41.     default:
    

  42.       break;
    

  43.   }
    

  44. }
当然在选择时钟源为PLL时，必须选配置前面的分频等,在at32l021_crm.c中有库函数crm_pll_config来配置倍频值 ，他的函数原型如下：
复制
  1. /**
    

  2.   * @brief  config crm pll
    

  3.   * @param  clock_source
    

  4.   *         this parameter can be one of the following values:
    

  5.   *         - CRM_PLL_SOURCE_HICK
    

  6.   *         - CRM_PLL_SOURCE_HEXT
    

  7.   *         - CRM_PLL_SOURCE_HEXT_DIV
    

  8.   * @param  mult_value (CRM_PLL_MULT_2~64)
    

  9.   * @retval none
    

  10.   */
    

  11. void crm_pll_config(crm_pll_clock_source_type clock_source, crm_pll_mult_type mult_value)
    

  12. {
    

  13.   uint32_t pllrcfreq = 0;
    

  14.   crm_pll_fref_type pllfref = CRM_PLL_FREF_4M;
    


  15. 

  16.   /* config pll clock source */
    

  17.   if(clock_source == CRM_PLL_SOURCE_HICK)
    

  18.   {
    

  19.     CRM->cfg_bit.pllrcs = FALSE;
    

  20.     pllrcfreq = (HICK_VALUE / 2);
    

  21.   }
    

  22.   else
    

  23.   {
    

  24.     CRM->cfg_bit.pllrcs = TRUE;
    

  25.     if(CRM_PLL_SOURCE_HEXT == clock_source)
    

  26.     {
    

  27.       pllrcfreq = HEXT_VALUE;
    

  28.       CRM->cfg_bit.pllhextdiv = FALSE;
    

  29.     }
    

  30.     else
    

  31.     {
    

  32.       pllrcfreq = (HEXT_VALUE / 2);
    

  33.       CRM->cfg_bit.pllhextdiv = TRUE;
    

  34.     }
    

  35.   }
    


  36. 

  37.   if((pllrcfreq > 3900000U) && (pllrcfreq < 5000000U))
    

  38.   {
    

  39.     pllfref = CRM_PLL_FREF_4M;
    

  40.   }
    

  41.   else if((pllrcfreq > 5200000U) && (pllrcfreq < 6250000U))
    

  42.   {
    

  43.     pllfref = CRM_PLL_FREF_6M;
    

  44.   }
    

  45.   else if((pllrcfreq > 7812500U) && (pllrcfreq < 8330000U))
    

  46.   {
    

  47.     pllfref = CRM_PLL_FREF_8M;
    

  48.   }
    

  49.   else if((pllrcfreq > 8330000U) && (pllrcfreq < 12500000U))
    

  50.   {
    

  51.     pllfref = CRM_PLL_FREF_12M;
    

  52.   }
    

  53.   else if((pllrcfreq > 15625000U) && (pllrcfreq < 20830000U))
    

  54.   {
    

  55.     pllfref = CRM_PLL_FREF_16M;
    

  56.   }
    

  57.   else if((pllrcfreq > 20830000U) && (pllrcfreq < 31255000U))
    

  58.   {
    

  59.     pllfref = CRM_PLL_FREF_25M;
    

  60.   }
    


  61. 

  62.   /* config pll multiplication factor */
    

  63.   CRM->cfg_bit.pllmult_l = (mult_value & 0x0F);
    

  64.   CRM->cfg_bit.pllmult_h = ((mult_value & 0x30) >> 4);
    


  65. 

  66.   /* config pll fref */
    

  67.   CRM->pll_bit.pllfref = pllfref;
    

  68. }
在固件库使用说明中的5.3.22有详细的参数与配置说明：
3332267448081cafa0.png
当然如果需要复杂的配置，系统还提供了crm_pll_config2来做更加复杂的配置
27002674481027bbcf.png
【总线时钟的配置】
在配置好SCLK后，配置如AHB、APB1、APB2就相对于简单许多了，在AT32 Work Bench中可以非常直观的看到，如下图所示。
25654674482588e91f.png
在1中是对AHB总线进行分频，2是对APB1进行分频，3是对APB2进行分频，当然还可以对相关的ADC、TMR等进行更细的分频。
在AT32L021数据手册中，对AHB、APB1、APB2的配置分别是CRM_CFG的AHBDIV、APB1DIV、APB2DIV以及ADCDIV，如下图所示，详细的讲明了寄存器的分频因子：
35587674483a72a88f.png

在at32l021_crm.c中有如下三个函数是来设置他们的分频因子的：
复制
  1. /**
    

  2.   * @brief  set crm ahb division
    

  3.   * @param  value
    

  4.   *         this parameter can be one of the following values:
    

  5.   *         - CRM_AHB_DIV_1
    

  6.   *         - CRM_AHB_DIV_2
    

  7.   *         - CRM_AHB_DIV_4
    

  8.   *         - CRM_AHB_DIV_8
    

  9.   *         - CRM_AHB_DIV_16
    

  10.   *         - CRM_AHB_DIV_64
    

  11.   *         - CRM_AHB_DIV_128
    

  12.   *         - CRM_AHB_DIV_256
    

  13.   *         - CRM_AHB_DIV_512
    

  14.   * @retval none
    

  15.   */
    

  16. void crm_ahb_div_set(crm_ahb_div_type value)
    

  17. {
    

  18.   CRM->cfg_bit.ahbdiv = value;
    

  19. }
    


  20. 

  21. /**
    

  22.   * @brief  set crm apb1 division
    

  23.   * [url=home.php?mod=space&uid=536309]@NOTE[/url]   the maximum frequency of APB1/APB2 clock is 96 MHz
    

  24.   * @param  value
    

  25.   *         this parameter can be one of the following values:
    

  26.   *         - CRM_APB1_DIV_1
    

  27.   *         - CRM_APB1_DIV_2
    

  28.   *         - CRM_APB1_DIV_4
    

  29.   *         - CRM_APB1_DIV_8
    

  30.   *         - CRM_APB1_DIV_16
    

  31.   * @retval none
    

  32.   */
    

  33. void crm_apb1_div_set(crm_apb1_div_type value)
    

  34. {
    

  35.   CRM->cfg_bit.apb1div = value;
    

  36. }
    


  37. 

  38. /**
    

  39.   * @brief  set crm apb2 division
    

  40.   * @note   the maximum frequency of APB1/APB2 clock is 96 MHz
    

  41.   * @param  value
    

  42.   *         this parameter can be one of the following values:
    

  43.   *         - CRM_APB2_DIV_1
    

  44.   *         - CRM_APB2_DIV_2
    

  45.   *         - CRM_APB2_DIV_4
    

  46.   *         - CRM_APB2_DIV_8
    

  47.   *         - CRM_APB2_DIV_16
    

  48.   * @retval none
    

  49.   */
    

  50. void crm_apb2_div_set(crm_apb2_div_type value)
    

  51. {
    

  52.   CRM->cfg_bit.apb2div = value;
    

  53. }
    


  54. 

  55. /**
    

  56.   * @brief  set crm adc division
    

  57.   * @param  value
    

  58.   *         this parameter can be one of the following values:
    

  59.   *         - CRM_ADC_DIV_2
    

  60.   *         - CRM_ADC_DIV_4
    

  61.   *         - CRM_ADC_DIV_6
    

  62.   *         - CRM_ADC_DIV_8
    

  63.   *         - CRM_ADC_DIV_3
    

  64.   *         - CRM_ADC_DIV_12
    

  65.   *         - CRM_ADC_DIV_5
    

  66.   *         - CRM_ADC_DIV_16
    

  67.   * @retval none
    

  68.   */
    

  69. void crm_adc_clock_div_set(crm_adc_div_type div_value)
    

  70. {
    

  71.   CRM->cfg_bit.adcdiv_l = div_value & 0x03;
    

  72.   CRM->cfg_bit.adcdiv_h = (div_value >> 2) & 0x01;
    

  73. }
【当前时钟频率的获取】
在at32l021_crm.c中有一个函数是获取片上时钟频率的函数，其函数原型如下：
复制
  1. /**
    

  2.   * @brief  get crm clocks freqency
    

  3.   * @param  clocks
    

  4.   *         - pointer to the crm_clocks_freq structure
    

  5.   * @retval none
    

  6.   */
    

  7. void crm_clocks_freq_get(crm_clocks_freq_type *clocks_struct)
    

  8. {
    

  9.   uint32_t pll_mult = 0, pll_mult_h = 0, pll_clock_source = 0, temp = 0, div_value = 0;
    

  10.   uint32_t pllrcsfreq = 0, pll_ms = 0, pll_ns = 0, pll_fr = 0;
    

  11.   crm_sclk_type sclk_source;
    


  12. 

  13.   static const uint8_t sclk_ahb_div_table[16] = {0, 0, 0, 0, 0, 0, 0, 0, 1, 2, 3, 4, 6, 7, 8, 9};
    

  14.   static const uint8_t ahb_apb1_div_table[8] = {0, 0, 0, 0, 1, 2, 3, 4};
    

  15.   static const uint8_t ahb_apb2_div_table[8] = {0, 0, 0, 0, 1, 2, 3, 4};
    

  16.   static const uint8_t adc_div_table[8] = {2, 4, 6, 8, 2, 12, 8, 16};
    


  17. 

  18.   /* get sclk source */
    

  19.   sclk_source = crm_sysclk_switch_status_get();
    


  20. 

  21.   switch(sclk_source)
    

  22.   {
    

  23.     case CRM_SCLK_HICK:
    

  24.       if(CRM->misc2_bit.hick_to_sclk != RESET)
    

  25.         clocks_struct->sclk_freq = HICK_VALUE * 6;
    

  26.       else
    

  27.         clocks_struct->sclk_freq = HICK_VALUE;
    

  28.       break;
    

  29.     case CRM_SCLK_HEXT:
    

  30.       clocks_struct->sclk_freq = HEXT_VALUE;
    

  31.       break;
    

  32.     case CRM_SCLK_PLL:
    

  33.       pll_clock_source = CRM->cfg_bit.pllrcs;
    

  34.       if(CRM->pll_bit.pllcfgen == FALSE)
    

  35.       {
    

  36.         /* get multiplication factor */
    

  37.         pll_mult = CRM->cfg_bit.pllmult_l;
    

  38.         pll_mult_h = CRM->cfg_bit.pllmult_h;
    


  39. 

  40.         /* process high bits */
    

  41.         if((pll_mult_h != 0U) || (pll_mult == 15U))
    

  42.         {
    

  43.           pll_mult += ((16U * pll_mult_h) + 1U);
    

  44.         }
    

  45.         else
    

  46.         {
    

  47.           pll_mult += 2U;
    

  48.         }
    


  49. 

  50.         if (pll_clock_source == 0x00)
    

  51.         {
    

  52.           /* hick divided by 2 selected as pll clock entry */
    

  53.           clocks_struct->sclk_freq = (HICK_VALUE >> 1) * pll_mult;
    

  54.         }
    

  55.         else
    

  56.         {
    

  57.           /* hext selected as pll clock entry */
    

  58.           if (CRM->cfg_bit.pllhextdiv != RESET)
    

  59.           {
    

  60.             /* hext clock divided by 2 */
    

  61.             clocks_struct->sclk_freq = (HEXT_VALUE / 2) * pll_mult;
    

  62.           }
    

  63.           else
    

  64.           {
    

  65.             clocks_struct->sclk_freq = HEXT_VALUE * pll_mult;
    

  66.           }
    

  67.         }
    

  68.       }
    

  69.       else
    

  70.       {
    

  71.         pll_ms = CRM->pll_bit.pllms;
    

  72.         pll_ns = CRM->pll_bit.pllns;
    

  73.         pll_fr = CRM->pll_bit.pllfr;
    


  74. 

  75.         if (pll_clock_source == 0x00)
    

  76.         {
    

  77.           /* hick divided by 2 selected as pll clock entry */
    

  78.           pllrcsfreq = (HICK_VALUE >> 1);
    

  79.         }
    

  80.         else
    

  81.         {
    

  82.           /* hext selected as pll clock entry */
    

  83.           if (CRM->cfg_bit.pllhextdiv != RESET)
    

  84.           {
    

  85.             /* hext clock divided by 2 */
    

  86.             pllrcsfreq = (HEXT_VALUE / 2);
    

  87.           }
    

  88.           else
    

  89.           {
    

  90.             pllrcsfreq = HEXT_VALUE;
    

  91.           }
    

  92.         }
    

  93.         clocks_struct->sclk_freq = (uint32_t)(((uint64_t)pllrcsfreq * pll_ns) / (pll_ms * (0x1 << pll_fr)));
    

  94.       }
    

  95.       break;
    

  96.     default:
    

  97.       clocks_struct->sclk_freq = HICK_VALUE;
    

  98.       break;
    

  99.   }
    


  100. 

  101.   /* compute sclk, ahbclk, abp1clk apb2clk and adcclk frequencies */
    

  102.   /* get ahb division */
    

  103.   temp = CRM->cfg_bit.ahbdiv;
    

  104.   div_value = sclk_ahb_div_table[temp];
    

  105.   /* ahbclk frequency */
    

  106.   clocks_struct->ahb_freq = clocks_struct->sclk_freq >> div_value;
    


  107. 

  108.   /* get apb1 division */
    

  109.   temp = CRM->cfg_bit.apb1div;
    

  110.   div_value = ahb_apb1_div_table[temp];
    

  111.   /* apb1clk frequency */
    

  112.   clocks_struct->apb1_freq = clocks_struct->ahb_freq >> div_value;
    


  113. 

  114.   /* get apb2 division */
    

  115.   temp = CRM->cfg_bit.apb2div;
    

  116.   div_value = ahb_apb2_div_table[temp];
    

  117.   /* apb2clk frequency */
    

  118.   clocks_struct->apb2_freq = clocks_struct->ahb_freq >> div_value;
    


  119. 

  120.   /* get adc division */
    

  121.   temp = CRM->cfg_bit.adcdiv_h;
    

  122.   temp = ((temp << 2) | (CRM->cfg_bit.adcdiv_l));
    

  123.   div_value = adc_div_table[temp];
    

  124.   /* adcclk clock frequency */
    

  125.   clocks_struct->adc_freq = clocks_struct->apb2_freq / div_value;
    

  126. }
其参数的输入与输出，在BSP手册中的5.3.26中有说明，如下图所示：
22784674484deb52f8.png
经过以上数据手册以及寄存器的了解，再结合官方生成的代码，那么我们如何在运行时修改时钟源以及时钟运行频率，在官方的示例中有一个示例为sclk_switch，他的有两个切换函数，我们结合两个函数来理一理，如果切换时钟。
【时钟切换】
时钟切换需要按以下步骤进行：
1、将时钟复位管理模块的寄存器和控制状态复位，函数为crm_rest。
2、修改闪存访问等周期，在FLASH_PSR寄存器中有介绍，分为三个档位，他的设置如下：
67545674486773c601.png
在我们在设计预期时钟时要根据以32\64\这两个界限来设定，时钟越高，设置等待延时要越多。他的设置函数为flash_psr_set;
3、使能电源控制（PWC）外设时钟。
4、配置电源LDO 输出电压设定值,即为电压监测临界值的选择
130576744884b24a3f.png
5、接下来使能我们需要的时钟源
6、等待内部（外部）时钟源稳定标位CRM_HICK_STABLE_FLAG。
7、配置pll的分频因子
8、使能pll时钟选择
9、等待配置的时钟源稳定。
10、对AHB、APB1、APB2，有必需要再配置ADC或者TMR等分频因子。
11，选择预期的时钟源
12、待待选择的时钟源稳定。
13、重置系统时钟的变量
在示例中函数配置如下：
复制
  1. /**
    

  2.   * @brief  config sclk 64 mhz with hick clock source.
    

  3.   * @note   the system clock is configured as follow:
    

  4.   *         system clock (sclk)   = hick / 2 * pll_mult
    

  5.   *         system clock source   = pll (hick)
    

  6.   *         - hick                = HICK_VALUE
    

  7.   *         - sclk                = 64000000
    

  8.   *         - ahbdiv              = 1
    

  9.   *         - ahbclk              = 64000000
    

  10.   *         - apb2div             = 1
    

  11.   *         - apb2clk             = 64000000
    

  12.   *         - apb1div             = 1
    

  13.   *         - apb1clk             = 64000000
    

  14.   *         - pll_mult            = 16
    

  15.   *         - flash_wtcyc         = 1 cycle
    

  16.   * @param  none
    

  17.   * @retval none
    

  18.   */
    

  19. static void sclk_64m_hick_config(void)
    

  20. {
    

  21.   /* reset crm */
    

  22.   crm_reset();
    


  23. 

  24.   /* config flash psr register */
    

  25.   flash_psr_set(FLASH_WAIT_CYCLE_1);
    


  26. 

  27.   /* enable pwc periph clock */
    

  28.   crm_periph_clock_enable(CRM_PWC_PERIPH_CLOCK, TRUE);
    


  29. 

  30.   /* config ldo voltage */
    

  31.   pwc_ldo_output_voltage_set(PWC_LDO_OUTPUT_1V2);
    


  32. 

  33.   crm_clock_source_enable(CRM_CLOCK_SOURCE_HEXT, TRUE);
    


  34. 

  35.   crm_clock_source_enable(CRM_CLOCK_SOURCE_HICK, TRUE);
    


  36. 

  37.   /* wait till hick is ready */
    

  38.   while(crm_flag_get(CRM_HICK_STABLE_FLAG) != SET)
    

  39.   {
    

  40.   }
    


  41. 

  42.   /* config pll clock resource */
    

  43.   crm_pll_config(CRM_PLL_SOURCE_HICK, CRM_PLL_MULT_16);
    


  44. 

  45.   /* enable pll */
    

  46.   crm_clock_source_enable(CRM_CLOCK_SOURCE_PLL, TRUE);
    


  47. 

  48.   /* wait till pll is ready */
    

  49.   while(crm_flag_get(CRM_PLL_STABLE_FLAG) != SET)
    

  50.   {
    

  51.   }
    


  52. 

  53.   /* config ahbclk */
    

  54.   crm_ahb_div_set(CRM_AHB_DIV_1);
    


  55. 

  56.   /* config apb2clk, the maximum frequency of APB1/APB2 clock is 80 MHz  */
    

  57.   crm_apb2_div_set(CRM_APB2_DIV_1);
    


  58. 

  59.   /* config apb1clk, the maximum frequency of APB1/APB2 clock is 80 MHz  */
    

  60.   crm_apb1_div_set(CRM_APB1_DIV_1);
    


  61. 

  62.   /* select pll as system clock source */
    

  63.   crm_sysclk_switch(CRM_SCLK_PLL);
    


  64. 

  65.   /* wait till pll is used as system clock source */
    

  66.   while(crm_sysclk_switch_status_get() != CRM_SCLK_PLL)
    

  67.   {
    

  68.   }
    


  69. 

  70.   /* update system_core_clock global variable */
    

  71.   system_core_clock_update();
    


  72. 

  73.   /* config systick delay */
    

  74.   delay_init();
    


  75. 

  76.   /* config clkout */
    

  77.   clkout_config();
    

  78.         
    

  79. }
【当前时钟状态的打印】
为了更好的了解时钟当前频率，我写了一个时钟打印的函数，使用crm_clocks_freq_type，获取到当前系统运行的时钟：
复制
  1. /*
    

  2. *打印时钟频率
    

  3. */
    

  4. void clk_print(void)
    

  5. {
    

  6.         crm_clocks_freq_type get_clocks_struct;
    

  7.         
    

  8.         crm_clocks_freq_get(&get_clocks_struct);
    

  9.   printf("\r\n--------------------\r\n");
    

  10.         printf("SCLK_FREQ:%dMHz\r\n",(get_clocks_struct.sclk_freq)/(1000*1000));
    

  11.         printf("AHB_FREQ: %dMHz\r\n", get_clocks_struct.ahb_freq/(1000*1000));
    

  12.         printf("APB2_FREQ:%dMHz\r\n", get_clocks_struct.apb2_freq/(1000*1000));
    

  13.         printf("APB1_FREQ:%dMHz\r\n", get_clocks_struct.apb1_freq/(1000*1000));
    

  14.         printf("ADC_FREQ:%dMHz\r\n", get_clocks_struct.adc_freq/(1000*1000));
    

  15.         printf("--------------------\r\n");
    

  16. }
在示例中，他还配置了当前时钟进行4分频后输出到PA8上，方便用示波器来观察实际的运行
复制
  1. /**
    

  2.   * @brief  clkout configuration.
    

  3.   * @param  none
    

  4.   * @retval none
    

  5.   */
    

  6. void clkout_config(void)
    

  7. {
    

  8.   gpio_init_type gpio_init_struct;
    


  9. 

  10.   /* enable gpio port clock */
    

  11.   crm_periph_clock_enable(CRM_GPIOA_PERIPH_CLOCK, TRUE);
    


  12. 

  13.   /* set default parameter */
    

  14.   gpio_default_para_init(&gpio_init_struct);
    


  15. 

  16.   /* clkout gpio init */
    

  17.   gpio_init_struct.gpio_drive_strength = GPIO_DRIVE_STRENGTH_STRONGER;
    

  18.   gpio_init_struct.gpio_mode = GPIO_MODE_MUX;
    

  19.   gpio_init_struct.gpio_pins = GPIO_PINS_8;
    

  20.   gpio_init_struct.gpio_pull = GPIO_PULL_NONE;
    

  21.   gpio_init(GPIOA, &gpio_init_struct);
    

  22.   gpio_pin_mux_config(GPIOA, GPIO_PINS_SOURCE8, GPIO_MUX_0);
    


  23. 

  24.   /* config clkout division */
    

  25.   crm_clkout_div_set(CRM_CLKOUT_DIV_1);
    


  26. 

  27.   /* config clkout clock */
    

  28.   crm_clock_out_set(CRM_CLKOUT_PLL_DIV_4);
    

  29. }
【实验现象】
编译并下载到开发板后，从串口助手可以了解到系统当前的运行状态。当按下按键后，系修改了时钟频率，再按一次用户按键，又打印出当前的状态：
9025267448b6b6b15e.png
示波器观查，64MHz经4分频后的波形：
9792567448bce84cfe.jpg
经4分频后，实际运行的频率为16.1MHz稍有出入。
观察80MHz时（外部时钟作为时钟源）
4852867448c2581756.jpg
经4分频后，实际为20MHz而且非常稳定。
经对比，如果需要高精的时钟，还是需要使用外部晶振来做时基比较好。
【超频测试】
在用户手册中，注明了最高频率为80MHz，我下面对PLL进行修改以达到更高的频率，查看系统时否能稳定运行。
1、修改HSE的PLL为12，系统可以稳定的运行在96MHZ:
3675467448d17133ec.png
2、修改HSE的PLL为14，系统可以稳定的运行在112MHZ:
889567448d5b18516.png
3、修改为16，系统可以稳定的运行在128MHZ:
6707967448d9860028.png

4、修改为18，系统可以稳定的运行在144MHz:
8199267448e550b274.png
修改到19倍频时，转换过去就发生错误了。
【超频小结】
这颗M0+的性能还是非常好的，可以超频到144MHz还是可以稳定的运行的。
【时钟配置总结】
经过我详细阅读数据手册、BSP库使用手册以及相关的例程，对AT32L021的时钟相关寄存器进行分析，结合示例等进行详细的解读，同时通过对示例的修改，成功的完成了时钟源的转换，不同时钟频率的设置，最后对这颗MCU进行了超频试验。全面的掌握了AT32L021的时钟设置，为以后的工程设计打下了坚实的基础。

回复 赏

举报

相关帖子
呐咯密密 发表于 2024-12-8 10:38 | 显示全部楼层
这个144M稳定运行有些过于武断了，只是测试了一个printf打印，很多高速的通信都没做。
回复 赏

举报

 楼主| lulugl 发表于 2024-12-8 11:59 | 显示全部楼层
呐咯密密 发表于 2024-12-8 10:38
这个144M稳定运行有些过于武断了，只是测试了一个printf打印，很多高速的通信都没做。 ...

对的对的，不过串口能稳定通信，说明就莫得问题，官方建议是80M。下次做个长时间测试。
回复 赏

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

lulugl Image

180

主题

830

帖子

12

粉丝
快速回复 在线客服 返回列表 返回顶部