21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › 为什么我在quartusII中包含一个文件会出错啊 ...
返回列表 发新帖我要提问

为什么我在quartusII中包含一个文件会出错啊

[复制链接]
 楼主| zjf0000 发表于 2008-11-5 10:57 | 显示全部楼层 |阅读模式
quartusII, vi, divider, IDE, verilo
提示信息如下：Error&nbsp;(10228):&nbsp;Verilog&nbsp;HDL&nbsp;error&nbsp;at&nbsp;divider.v(1):&nbsp;module&nbsp;&quot;divider&quot;&nbsp;cannot&nbsp;have&nbsp;duplicate&nbsp;definition<br />我的文件包含是这样的，在一个模块中包含`include&nbsp;&quot;divider.v&quot;，但是一直编译不过去，求助
回复 赏

举报

相关帖子
pianran 发表于 2008-11-13 14:50 | 显示全部楼层

为什么我在quartusII中包含一个文件会出错啊

关注，从来没有在verilog&nbsp;HDL中用过include,等待高手回复.
回复 赏

举报

熊小良 发表于 2008-11-17 12:24 | 显示全部楼层

没创建调用文件

好像是你的divider.v这个文件没创建调用。右击divider.v文件名有一个创建调用文件的选项单击创建就可以了。好久没玩了我记得是这样的。verilog中一个文件调用另一个文件单单写个include&nbsp;divider.v语句是不行的还要创建调用文件（至少altera的quartusii的编译器是这样的）
回复 赏

举报

yuanjian79 发表于 2008-12-25 16:47 | 显示全部楼层

重定义

`ifndef&nbsp;DIVIDER_V<br />`define&nbsp;DIVIDER<br /><br /><br />`endif&nbsp;/*DIVIDER_V*/
回复 赏

举报

 楼主| zjf0000 发表于 2008-12-26 08:56 | 显示全部楼层

*****

  
回复 赏

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

zjf0000

67

主题

421

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部