同呼唤大神，如何在一个vhdl中同时用上升和下降沿

发表于 2013-11-3 22:58

就一路时钟输入

发表于 2013-11-4 08:41

最好不要同时用上升沿和下降沿。
可以将时钟2倍频后使用上升沿。

发表于 2013-11-4 16:46

同一个进程是不可以的，会报错。你可以在两个进程中做。

发表于 2013-11-4 22:34

你可以将输入时钟非门后赋值给另外一个信号作为下降沿时钟

发表于 2013-11-5 07:58

同一个进程中不可以同时用上升沿和下降沿，底层无相应的器件与此对应，综合会报错

发表于 2013-11-5 19:55

2楼正解。

发表于 2013-11-5 20:31

pll偏移180°即可

发表于 2013-11-5 21:55

2 楼 7 楼都可

发表于 2013-11-27 13:43

VHDL不可以報錯我試過的

发表于 2013-11-27 16:59

同意二楼

发表于 2013-12-24 22:08

设计两个process，每个process一个变量，就可以了。

[FPGA] 同呼唤大神，如何在一个vhdl中同时用上升和下降沿