VHDL怎么存储数据？？

发表于 2014-9-19 11:27

小弟初学VHDL,在verilog里面我要存储一个8位的书的话用reg [7:0] data就行，综合结果也就是一组寄存器，在VHDL里面有没有类似的语句，看了一些代码，有的用signal data ：std_logic_vector,来存储数据，有的用bit向量来存储数据：
疑问1： signal 的综合结果是什么？不是跟verilog里面的wire综合出来是导线吗？
疑问2：位向量的综合结果是什么？

发表于 2014-9-19 14:12

signal就可以。
综合结果跟定义没多大关系。
关键是有没有用时钟。

发表于 2014-9-19 17:56

ococ 发表于 2014-9-19 14:12
signal就可以。
综合结果跟定义没多大关系。
关键是有没有用时钟。

我要在一个设计中有需要参数需要外部修改，在使用过程中可能会一直用这些参数，我怎么存储这些参数？

发表于 2014-9-19 23:15

这些参数可以通过顶层引入。怎么存储这个也深入理解FPGA的逻辑单元你就明白了。

发表于 2014-9-20 18:48

andous 发表于 2014-9-19 23:15
这些参数可以通过顶层引入。怎么存储这个也深入理解FPGA的逻辑单元你就明白了。 ...

我的参数可能随时改变的，这样怎么做？

发表于 2014-9-20 22:08

呵呵，那就不叫参数了，那叫变量。

VHDL怎么存储数据？？

相关帖子

浏览过的版块

社区建设奖章

湍急之河流

伴坛终老

技术奇才奖章

十世金身

技术导师奖章

欢快之小溪

技术高手奖章

常驻人口

甘甜之泉水