21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › FPGA的配置引脚NSTATUS问题
返回列表 发新帖我要提问

FPGA的配置引脚NSTATUS问题

[复制链接]
 楼主| mryw 发表于 2014-12-2 21:16 | 显示全部楼层 |阅读模式
FPGA, status, 引脚, 电平, JTAG
我的FPGA板中通过JTAG下载程序后，CONF_DONE引脚和NSTATUS引脚为高电平，芯片能够正常运行。通过AS模式下载后，CONF_DONE引脚和NSTATUS引脚一直为低电平，D2和D3亮，需要在D3灯的负极引脚用铜线戳下，两个引脚才能为高电平，一直找不到原因，请哪位大神指点下？？
回复 赏

举报

相关帖子
 楼主| mryw 发表于 2014-12-2 21:24 | 显示全部楼层
如图所示E:1.bmp
回复 赏

举报

 楼主| mryw 发表于 2014-12-2 21:26 | 显示全部楼层
这是引脚连接图

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复 赏

举报

chenxiaot93@163 发表于 2022-2-22 10:53 | 显示全部楼层
我的现象跟您一样，请问您后来发现是什么原因了吗？
回复 赏

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

mryw

17

主题

66

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部