21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › Verilog调用vhdl代码，参数传不进去！！！ ...
返回列表 发新帖我要提问

Verilog调用vhdl代码，参数传不进去！！！

[复制链接]
 楼主| robotouch 发表于 2016-9-13 11:22 | 显示全部楼层 |阅读模式
verilog, VHDL, HDL代码, AC, Gen
各位前辈，我用Verilog调用带generic的vhdl代码，发现参数传不进去，编译也不报错。
这是vhdl的参数

这是Verilog的调用方式




请问参数传递，正确的方式应该是什么样的？不胜感谢啊！


本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复 赏

举报

相关帖子
18971591125 发表于 2016-9-30 10:34 | 显示全部楼层
MARK一下坐等高手解答
回复 赏

举报

SEASIDEBOY 发表于 2016-10-17 18:18 | 显示全部楼层
解决了吗?
印象中要把所有参数都写一遍,默认值不变的也要写上,并且是按照vhdl中声明的顺序
回复 赏

举报

 楼主| robotouch 发表于 2016-10-25 22:04 | 显示全部楼层
SEASIDEBOY 发表于 2016-10-17 18:18
解决了吗?
印象中要把所有参数都写一遍,默认值不变的也要写上,并且是按照vhdl中声明的顺序 ...

好的，我试试啊！多谢多谢！
回复 赏

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

robotouch

58

主题

313

帖子

2

粉丝
快速回复 在线客服 返回列表 返回顶部