中文daytasheet-DDRII+

cypress有很多产品已经有中文datasheet（隆重推出：CY中文datasheet大全 https://bbs.21ic.com/viewthread.php?tid=231186），计划把以前没有发过的近期给大家总结一下，本贴为DDRII+

CY7C1566KV18、CY7C1577KV18、CY7C1568KV18、CY7C1570KV18

最近更新：2011 年 04 月 15 日

版本：*L

72 Mb DDR II SRAM 2 字突发架构（2.5 周期读延迟） 特性 72 Mb 容量（8M x 8、8M x 9、4M x 18、2M x 36） 550 MHz 时钟实现高带宽 2 字突发降低地址总线频率 双数据速率 (DDR) 接口（数据传输速率 1100 MHz），工作频率 550 MHz 可提供 2.5 个时钟周期延迟 两个输入时钟（K 和 K）用于精确 DDR 定时 SRAM 仅使用上升沿 回波时钟（CQ 和 CQ）简化高速系统中的数据采集 数据有效引脚 (QVLD) 表示输出上的有效数据 如需更多信息，请参阅 PDF 文档 功能描述 CY7C1566KV18、CY7C1577KV18、CY7C1568KV18 和 CY7C1570KV18 为采用 DDR II 架构的 1.8V 同步流水线 SRAM 。DDR II 包含一个带有先进同步外围电路的 SRAM 内核。用于读和写的地址被锁止在输入 (K) 时钟的备选上升沿。写数据同时在 K 和 K 的上升沿被记录。

datasheet