21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › altera FPGA控制三速以态网的问题
返回列表 发新帖我要提问

altera FPGA控制三速以态网的问题

[复制链接]
 楼主| dpf_eei 发表于 2012-4-24 15:41 | 显示全部楼层 |阅读模式
altera, 控制, FPGA, mac, 电平
想用verilog来控制三速以态网MAC，第一步想要配置MAC的相关寄存器，结果MAC的waitrequest信号一直是高电平，没办法去读写寄存器，是什么原因造成waitrequest一直是高电平？
    MAC的复位信号是我上线后给了一个3000个时钟周期的高电平信号，之后一直是低电平。
回复 赏

举报

相关帖子
sxhhhjicbb 发表于 2012-4-25 21:02 | 显示全部楼层
三速以态网MAC/.....型号?
回复 赏

举报

GoldSunMonkey 发表于 2012-4-25 22:25 | 显示全部楼层
肯定是IP核
回复 赏

举报

Backkom80 发表于 2012-4-26 08:45 | 显示全部楼层
三速度应该是指10/100/1000自适应mac，
回复 赏

举报

 楼主| dpf_eei 发表于 2012-7-22 16:36 | 显示全部楼层
已经搞定，忘记了结帖
回复 赏

举报

sayhi2008 发表于 2013-8-31 20:25 | 显示全部楼层
dpf_eei 发表于 2012-7-22 16:36
已经搞定，忘记了结帖

请问你是怎么搞定的？我也碰到了一摸一样的问题，搞了一个礼拜了，毫无头绪
回复 赏

举报

GoldSunMonkey 发表于 2013-8-31 21:48 | 显示全部楼层
dpf_eei 发表于 2012-7-22 16:36
已经搞定，忘记了结帖

来讲讲结帖的问题呗
回复 赏

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

dpf_eei

22

主题

111

帖子

2

粉丝
快速回复 在线客服 返回列表 返回顶部