FPGA 约束？

发表于 2012-10-24 18:04

现在在使用xlilinx综合，synplify和ISE都可以做约束，有什么区别？
最终以那个为准？
还有综合的约束和布局布线的约束有什么区别？

发表于 2012-10-24 18:42

没那么多标准吧，有一个就成

发表于 2012-10-24 18:43

综合的约束都是RTL门级电路展开优化要求。对时间参数要求，系统也只是估计而已，跟实际很大的偏差。
布局布线，约束是最终结果。为了后端的静态时序验证，以及功耗计算都是非常有必要的。
也在不需要修改代码条件下，进行实际布局内容参数满足要求。
当布局布线会依赖于器件要求。

发表于 2012-10-24 23:43

每个人有自己不同的作用。
每个人都是在不同的阶段。什么阶段用就有什么作用。

发表于 2012-10-24 23:49

每个人有自己不同的作用。
每个人都是在不同的阶段。什么阶段用就有什么作用。
lxAPP 发表于 2012-10-24 23:43

是的

发表于 2012-10-25 08:07

synplify　综合约束
ISE　综合约束和布局布线约束都有（综合约束需在综合属性中添加相应的约束文件，布局布线约束.ucf）

功能作用方面就如前面所说。

发表于 2012-10-25 17:06

synplify　综合约束
ISE　综合约束和布局布线约束都有（综合约束需在综合属性中添加相应的约束文件，布局布线约束.ucf）

功能作用方面就如前面所说。 ...
Backkom80 发表于 2012-10-25 08:07

这不是我说的么？？

发表于 2012-10-25 17:48

发表于 2012-10-26 22:42

发表于 2012-10-26 22:44

:lol

发表于 2012-10-26 23:01

发表于 2012-10-27 22:28

发表于 2012-10-27 22:39

笑什么都？

发表于 2012-10-27 22:43

都笑问题被回答出来呗

发表于 2012-10-31 11:14

挺好;P我也笑一下

发表于 2013-1-19 22:05

GoldSunMonkey 发表于 2012-10-25 17:06
这不是我说的么？？

FPGA约束一般情况下是不是只用布局布线约束，用XST综合时，只是在ucf文件中写约束。如果用synpliy综合时，做了约束，那么这样在布局布线时，还需要做约束吗?

发表于 2013-1-19 22:52

sxtz531 发表于 2013-1-19 22:05
FPGA约束一般情况下是不是只用布局布线约束，用XST综合时，只是在ucf文件中写约束。如果用synpliy综合时 ...

需要啊

发表于 2013-1-19 23:00

GoldSunMonkey 发表于 2013-1-19 22:52
需要啊

谢谢版主

发表于 2013-1-21 20:27

呵呵我也来笑一个

发表于 2013-1-21 20:30

一般用ISE自带的XST，与工艺库结合时用synplify