基于FPGA的用verilog hdl编写产生spwm波形程序

发表于 2013-1-31 00:07

各位大仙：现在老师让做个项目，其中要用verilog hdl编写产生spwm波形的程序，但是以前都没学过啊，真是伤不起啊，求求哪个大仙帮帮忙吧，谢谢啦！

发表于 2013-1-31 08:59

这个百度很多二姨也有不过要慢慢找

发表于 2013-1-31 09:43

我想问楼主一句，考试的时候怎么办。

发表于 2013-1-31 09:57

发表于 2013-1-31 10:00

网上很多的呢。。。:)

发表于 2013-1-31 13:03

感觉这个是本科生毕设，哎

发表于 2013-1-31 23:19

jahnson066 发表于 2013-1-31 13:03
感觉这个是本科生毕设，哎

有那么大气么？？

发表于 2013-2-1 20:08

GoldSunMonkey 发表于 2013-1-31 23:19
有那么大气么？？

有可能哦现在本科缩水了如果老师不负责很有可能出现这样子的毕设

发表于 2013-2-5 08:14

也许只是课程设计，呵呵

发表于 2013-2-5 08:25

网上有

发表于 2013-2-5 22:32

发表于 2020-1-9 18:58